OPERATIONAL AMPLIFIER

Patent number:

JP2000252768

Publication date:

2000-09-14

Inventor:

KATO FUMIHIKO

Applicant:

NEC CORP

Classification:

- international:

H03F3/30; H03F3/345; H03F3/45


- european:

Application number: JP19990239303 19990826

Priority number(s):

Abstract of **JP2000252768**

PROBLEM TO BE SOLVED: To obtain an operational amplifier that ensures stable operations such as minimizing production of an overshoot and an undershoot. SOLUTION: The operational amplifier is provided with output stage sections K2, K3 that output an output signal So in response to an input signal Si. The output stage sections K2, K3 have a plurality of output stage transistors(TRs) M65, M66 that conduct a push-pull operation in response to a plurality of specific signals S1, S2 generated on the basis of the input signal and generate an output signal as a result of the push-pull operation, and a plurality of the specific signals are generated as signals whose delay time up to be inputted to a plurality of the output stage transistors(TRs) M65, M66 is the same.



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-252768 (P2000-252768A)

(43)公開日 平成12年9月14日(2000.9.14)

(51) Int.Cl.7		識別記号	FΙ		テ	-7]-ド(参考)
H03F	3/30		H03F	3/30		5 J O 6 6
	3/345			3/345	В	5 J O 9 1
	3/45			3/45	Α	

審査請求 有 請求項の数36 OL (全30頁)

(21)出願番号	特願平11-239303	(71)出願人	000004237	
			日本電気株式会社	
(22)出顧日	平成11年8月26日(1999.8.26)		東京都港区芝五丁目7番1号	
		(72)発明者	加藤文彦	
(31)優先権主張番号	特願平10-374199		東京都港区芝五丁目7番1号	日本電気株
		1		

(74)代理人 100102864 弁理士 工藤 実 (外1名)

式会社内

最終頁に続く

(54) 【発明の名称】 演算増幅器

(57)【要約】

(32)優先日


(33)優先権主張国

【課題】 オーバーシュートやアンダーシュートの発生 を最小限に抑えることができる等の、安定した動作が行 われる演算増幅器を提供する。

日本(JP)

平成10年12月28日(1998.12.28)

【解決手段】 入力信号Siに応答して出力信号Soを 出力する出力段部K2, K3を備えた演算増幅器であっ て、前記出力段部は、前記入力信号に基づいて生成され る複数の特定信号S1, S2のそれぞれに応答してプッ シュプル (push-pull) 動作を行い、前記プッ シュプル動作の結果として前記出力信号を生成する複数 の出力段トランジスタM65, M66を有し、前記複数 の特定信号は、前記複数の出力段トランジスタのそれぞ れに入力されるまでの遅延時間が同じ信号として生成さ れる。



【特許請求の範囲】

【請求項1】 入力信号に応答して出力信号を出力する 出力段部を備えた演算増幅器であって、

前記出力段部は、前記入力信号に基づいて生成される複 数の特定信号のそれぞれに応答してプッシュプル(pu sh-pull)動作を行い、前記プッシュプル動作の 結果として前記出力信号を生成する複数の出力段トラン ジスタを有し、

前記複数の特定信号は、前記複数の出力段トランジスタ のそれぞれに入力されるまでの遅延時間が実質的に同じ 10 信号として生成される演算増幅器。

【請求項2】 請求項1記載の演算増幅器において、

前記複数の特定信号は、第1の特定信号と、第2の特定 信号とを備え、

前記第1および前記第2の特定信号のそれぞれは、前記 入力信号を増幅する1段または2段以上の生成トランジ スタによって生成され、

前記第1の特定信号を生成する前記生成トランジスタの 段数と、前記第2の特定信号を生成する前記生成トラン ジスタの段数は、同じである演算増幅器。

【請求項3】 請求項1または2に記載の演算増幅器に おいて、

前記複数の特定信号のそれぞれは、前記入力信号が増幅 されて生成され、前記入力信号を基準にしたときの増幅 率は互いに同じである演算増幅器。

【請求項4】 請求項2記載の演算増幅器において、 更に、

前記生成トランジスタのそれぞれに接続された定電流源 を備えた演算増幅器。

【請求項5】 請求項2記載の演算増幅器において、 前記生成トランジスタのそれぞれは、トランジスタサイ ズの比が所定の値に設定され、

更に、

前記生成トランジスタのそれぞれに接続された定電流源 を備えた演算増幅器。

【請求項6】 請求項1から5のいずれかに記載の演算 増幅器において、

前記複数の特定信号は、第1の特定信号と、第2の特定 信号とを備え、

前記第1および前記第2の特定信号のそれぞれは、前記 40 動作の結果として前記出力信号を生成する複数の出力段 入力信号を増幅する1段または2段以上の生成トランジ スタによって生成され、

更に

前記第1および前記第2の特定信号のいずれかを生成す る前記生成トランジスタに接続されるとともに、前記複 数の出力段トランジスタのいずれかに対して電流ミラー 接続される供給トランジスタを備えた演算増幅器。

【請求項7】 請求項5記載の演算増幅器において、 更に、

前記定電流源のうちの少なくとも一部の前記定電流源お 50 演算増幅器において、

よび、前記複数の出力段トランジスタのうちの少なくと も一部の前記出力段トランジスタが高抵抗状態またはO FF状態となったときに、前記出力段部にアイドリング 電流を流すための手段を備えた演算増幅器。

2

【請求項8】 請求項1から5のいずれかに記載の演算 増幅器において.

更に、

前記複数の出力段トランジスタの少なくともいずれかー 方にアイドリング電流を流すための定電流源を備えた演 算增幅器。

【請求項9】 請求項1から5のいずれかに記載の演算 増幅器において、

前記出力信号は、前記演算増幅器の入力側にフィードバ ックされ、

更に、

前記出力信号の生成が停止されるのを阻止する手段を備 えた演算増幅器。

【請求項10】 請求項1から5のいずれかに記載の演 算増幅器において、

20 更に、

前記複数の出力段トランジスタの全てが同時に高抵抗状 態またはOFF状態になることを阻止する手段を備えた 演算增幅器。

【請求項11】 請求項1から5のいずれかに記載の演 算増幅器において、

更に、

前記複数の出力段トランジスタの少なくともいずれか一 方に並列接続された定電流源を備えた演算増幅器。

【請求項12】 請求項1から5のいずれかに記載の演 30 算増幅器において、

前記複数の出力段トランジスタの少なくともいずれかー 方に流れるアイドリング電流の値を設定する手段を備え た演算増幅器。

【請求項13】 入力段部と、

前記入力段部から出力された入力段出力信号に応答して 出力信号を出力する出力段部とを備え、

前記出力段部は、前記入力段出力信号に基づいて生成さ れる複数の特定信号のそれぞれに応答してプッシュプル (push-pull)動作を行い、前記プッシュプル

トランジスタを有し、

前記複数の特定信号は、前記複数の出力段トランジスタ のそれぞれに入力されるまでの遅延時間が同じ信号とし て生成される演算増幅器。

【請求項14】 請求項13記載の演算増幅器におい

前記入力段部は、複数の入力段入力信号に基づいて前記 入力段出力信号を出力する演算増幅器。

【請求項15】 請求項1から12のいずれかに記載の

:3

前記出力段部は、

前記入力信号に基づいて前記複数の特定信号を生成する 特定信号生成段と、

前記複数の出力段トランジスタを有する出力段とを備え ている演算増幅器。

【請求項16】 請求項15記載の演算増幅器におい て、

前記特定信号生成段は、

前記入力信号が入力される制御電極を有し、第1の電源 端子と第2の電源端子との間に接続された第1のトラン ジスタと、

前記第1の電源端子と前記第2の電源端子との間に前記 第1のトランジスタと直列に接続された第1の定電流源

前記第1のトランジスタと前記第1の定電流源との接続 点に制御電極が接続され前記第1のトランジスタと前記 第1の定電流源との接続点と前記第2の電源端子との間 に接続された第2のトランジスタと、

前記第1のトランジスタと前記第1の定電流源との接続 点に制御電極が接続され前記第1の電源端子と前記第2 の電源端子との間に接続された第3のトランジスタと、 前記第1の電源端子と前記第2の電源端子との間に前記 第3のトランジスタと直列に接続された第2の定電流源

前記第1のトランジスタと前記第1の定電流源との接続 点に制御電極が接続され前記第1の電源端子と前記第2 の電源端子との間に接続された第4のトランジスタと、 前記第1の電源端子と前記第2の電源端子との間に前記 第4のトランジスタと直列に接続された第3の定電流源 とを備えている演算増幅器。

【請求項17】 請求項16記載の演算増幅器におい て、

前記出力段は、

前記第1の電源端子と前記第2の電源端子との間に直列 に接続され、制御電極が、前記第4のトランジスタと前 記第3の定電流源との接続点と、前記第3のトランジス タと前記第2の定電流源との接続点と、にそれぞれ接続 された第1, 第2の前記出力段トランジスタとを備え、 前記第1および前記第2の出力段トランジスタの接続点 が前記出力信号が出力される出力端子に接続されている 40 て、 演算增幅器。

【請求項18】 請求項17記載の演算増幅器におい て、

前記出力段は、

更に、

前記第1および前記第2の出力段トランジスタの前記接 続点と、前記第1の電源端子との間に接続された第4の 定電流源を備えた演算増幅器。

【請求項19】 請求項18記載の演算増幅器におい て、

前記出力段は、

更に

前記第1および前記第2の出力段トランジスタの前記接 続点と、前記第2の電源端子との間に接続された第5の 定電流源を備えた演算増幅器。

4

【請求項20】 請求項15記載の演算増幅器におい て、

前記特定信号生成段は、

前記入力信号が入力される制御電極を有し、第1電極が 第2の電源端子に接続された第1のトランジスタと、

前記第1のトランジスタの第2電極を入力端に接続した 第1の電流ミラー回路と、

前記第1の電流ミラー回路の出力端と前記第2の電源端 子との間に接続された第1の定電流源と、

前記第1の電流ミラー回路の前記入力端を制御電極に接 続し、前記第1の電源端子と前記第2の電源端子との間 に接続された第2のトランジスタと、

前記第1の電源端子と前記第2の電源端子との間に前記 第2のトランジスタと直列に接続された第2の定電流源 とを備えた演算増幅器。

【請求項21】 請求項20記載の演算増幅器におい て.

前記出力段は

前記第1の電源端子と前記第2の電源端子との間に直列 に接続され、制御電極が、前記第2の定電流源と前記第 2のトランジスタとの接続点と、前記第1の電流ミラー 回路の出力端と、にそれぞれ接続された第1, 第2の前 記出力段トランジスタとを備え、

前記第1および前記第2の出力段トランジスタの接続点 30 が前記出力信号が出力される出力端子に接続されている 演算增幅器.

【請求項22】 請求項21記載の演算増幅器におい て、

前記出力段は、

更に.

前記第1および前記第2の出力段トランジスタの前記接 続点と、前記第1の電源端子との間に接続された第3の 定電流源を備えた演算増幅器。

【請求項23】 請求項22記載の演算増幅器におい

前記出力段は、

更に、

前記第1および前記第2の出力段トランジスタの前記接 続点と、前記第2の電源端子との間に接続された第4の 定電流源を備えた演算増幅器。

【請求項24】 第1、第2の入力端子に制御電極がそ れぞれ接続され互いに逆導電型の第1、第2の差動トラ ンジスタ対と、

前記第1、第2の差動トランジスタ対にそれぞれ接続さ 50 れた第1、第2の定電流源と、

前記第1·の差動トランジスタ対の一の出力端および前記第2の差動トランジスタ対の一の出力端と第1の電源端子との間に接続された第1の電流ミラー回路と、

前記第1の差動トランジスタ対の他の出力端および前記 第2の差動トランジスタ対の他の出力端と前記第1の電 源端子との間に接続された第2の電流ミラー回路と、

前記第2の差動トランジスタ対と第2の電源端子との間 に接続された負荷回路と、

前記第2の差動トランジスタ対の前記他の出力端と前記 負荷回路との接続点に制御電極が接続され、前記第1の 電源端子と前記第2の電源端子との間に接続された第1 のトランジスタと、

前記第1の電源端子と前記第2の電源端子との間に前記 第1のトランジスタと直列に接続された第3の定電流源 と、

前記第1のトランジスタと前記第3の定電流源との接続点に制御電極が接続され前記第1のトランジスタと前記第3の定電流源との接続点と前記第2の電源端子との間に接続された第2のトランジスタと、

前記第1のトランジスタと前記第3の定電流源との接続 点に制御電極が接続され前記第1の電源端子と前記第2 の電源端子との間に接続された第3のトランジスタと、 前記第1の電源端子と前記第2の電源端子との間に前記 第3のトランジスタと直列に接続された第4の定電流源 と、

前記第1のトランジスタと前記第3の定電流源との接続点に制御電極が接続され前記第1の電源端子と前記第2の電源端子との間に接続された第4のトランジスタと、前記第1の電源端子と前記第2の電源端子との間に前記第4のトランジスタと直列に接続された第5の定電流源と、

前記第1の電源端子と前記第2の電源端子との間に直列 に接続され、制御電極が、前記第4のトランジスタと前 記第5の定電流源との接続点と、前記第3のトランジス タと前記第4の定電流源との接続点と、にそれぞれ接続 された第1,第2の出力トランジスタとを備え、

前記第1および前記第2の出力トランジスタの接続点が 出力端子に接続されている演算増幅器。

【請求項25】 請求項24記載の演算増幅器において、

更に、

前記第1および前記第2の出力トランジスタの接続点と、前記第1の電源端子との間に接続された第6の定電 流源を備えた演算増幅器。

【請求項26】 請求項25記載の演算増幅器において

前記第3から前記第6の定電流源は、それぞれ、定電流 源用トランジスタからなり、

前記定電流源用トランジスタのそれぞれの制御電極は、互いに等しいバイアス電圧が印加される演算増幅器。

【請求項27】 請求項26記載の演算増幅器において、

6

更に、

前記第1および前記第2の出力トランジスタの接続点と、前記第2の電源端子との間に接続された第7の定電 流源を備えた演算増幅器。

【請求項28】 第1、第2の入力端子に制御電極がそれぞれ接続され互いに逆導電型の第1、第2の差動トランジスタ対と、

10 前記第1、第2の差動トランジスタ対にそれぞれ接続された第1、第2の定電流源と、

前記第1の差動トランジスタ対の一の出力端および前記 第2の差動トランジスタ対の一の出力端と第1の電源端 子との間に接続された第1の電流ミラー回路と、

前記第1の差動トランジスタ対の他の出力端および前記 第2の差動トランジスタ対の他の出力端と前記第1の電 源端子との間に接続された第2の電流ミラー回路と、

前記第2の差動トランジスタ対と第2の電源端子との間 に接続された負荷回路と、

20 前記第2の差動トランジスタ対の前記他の出力端と前記 負荷回路との接続点に制御電極が接続され、第1電極が 前記第2の電源端子に接続された第1のトランジスタ と

前記第1のトランジスタの第2電極を入力端に接続した 第3の電流ミラー回路と、

前記第3の電流ミラー回路の出力端と前記第2の電源端子との間に接続された第3の定電流源と、

前記第3の電流ミラー回路の前記入力端を制御電極に接続し、前記第1の電源端子と前記第2の電源端子との間に接続された第2のトランジスタと、

前記第1の電源端子と前記第2の電源端子との間に前記第2のトランジスタと直列に接続された第4の定電流源と、

前記第1の電源端子と前記第2の電源端子との間に直列に接続され、制御電極が、前記第4の定電流源と前記第2のトランジスタとの接続点と、前記第3の電流ミラー回路の出力端と、にそれぞれ接続された第1,第2の出力トランジスタとを備え、

前記第1および前記第2の出力トランジスタの接続点が 40 出力端子に接続されている演算増幅器。

【請求項29】 請求項28記載の演算増幅器において、

更に、

前記第1および前記第2の出力トランジスタの接続点と、前記第1の電源端子との間に接続された第5の定電流源を備えた演算増幅器。

【請求項30】 請求項29記載の演算増幅器において、

更に、

50 前記第1および前記第2の出力トランジスタの接続点

と、前記第2の電源端子との間に接続された第6の定電 流源を備えた演算増幅器。

【請求項31】 請求項15記載の演算増幅器において、

前記特定信号生成段は、

前記入力信号が入力される制御電極を有し、第1の電源 端子と第2の電源端子との間に接続された第1のトラン ジスタと、

前記第1の電源端子と前記第2の電源端子との間に前記第1のトランジスタと直列に接続された第1の定電流源と、

前記第1のトランジスタと前記第1の定電流源との接続点に制御電極が接続され前記第1のトランジスタと前記第1の定電流源との接続点と前記第2の電源端子との間に接続された第2のトランジスタと、

前記第1のトランジスタと前記第1の定電流源との接続点に制御電極が接続され前記第1の電源端子と前記第2の電源端子との間に接続された第3のトランジスタと、前記第3のトランジスタに制御電極が接続され、前記第1の電源端子と前記第2の電源端子との間に前記第3のトランジスタと直列に接続された第4のトランジスタと、

前記第1の電源端子と前記第2の電源端子との間に前記第3のトランジスタおよび前記第4のトランジスタと直列に接続された第2の定電流源と、

前記第1のトランジスタと前記第1の定電流源との接続 点に制御電極が接続され前記第1の電源端子と前記第2 の電源端子との間に接続された第5のトランジスタと、 前記第1の電源端子と前記第2の電源端子との間に前記 第5のトランジスタと直列に接続された第3の定電流源 とを備えている演算増幅器。

【請求項32】 請求項31記載の演算増幅器において、

前記出力段は、

前記第1の電源端子と前記第2の電源端子との間に接続され、制御電極が、前記第5のトランジスタと前記第3の定電流源との接続点に接続された第1の前記出力段トランジスタと、

前記第1の電源端子と前記第2の電源端子との間に接続され、前記第4のトランジスタと電流ミラー接続された第2の前記出力段トランジスタとを備え、

前記第1および前記第2の出力段トランジスタの接続点 が前記出力信号が出力される出力端子に接続されている 演算増幅器。

【請求項33】 請求項14記載の演算増幅器において、

前記特定信号生成段は、

前記入力信号が入力される制御電極を有し、第1電極が 点に制御電極が接続され前記第1のト第2の電源端子に接続された第1のトランジスタと、 第3の定電流源との接続点と前記第2前記第1のトランジスタの第2電極を入力端に接続した 50 に接続された第2のトランジスタと、

第1の電流ミラー回路と、

前記第1の電流ミラー回路の出力端に制御電極が接続され、前記第1の電源端子と前記第2の電源端子との間に接続された第2のトランジスタと、

前記第2のトランジスタと直列に接続され、前記第1の電源端子と前記第2の電源端子との間に接続された第1の定電流源と、

前記第1の電流ミラー回路の前記入力端を制御電極に接続し、前記第1の電源端子と前記第2の電源端子との間に接続された第3のトランジスタと、

前記第1の電源端子と前記第2の電源端子との間に前記第3のトランジスタと直列に接続された第2の定電流源とを備えている演算増幅器。

【請求項34】 請求項33記載の演算増幅器において.

前記出力段は、

20

前記第1の電源端子と前記第2の電源端子との間に接続され、制御電極が、前記第3のトランジスタと前記第2の定電流源との接続点に接続された第1の前記出力段トランジスタと、

前記第1の電源端子と前記第2の電源端子との間に接続され、前記第2のトランジスタと電流ミラー接続された第2の前記出力段トランジスタとを備え、

前記第1および前記第2の出力段トランジスタの接続点が前記出力信号が出力される出力端子に接続されている 演算増幅器。

【請求項35】 第1、第2の入力端子に制御電極がそれぞれ接続され互いに逆導電型の第1、第2の差動トランジスタ対と

30 前記第1、第2の差動トランジスタ対にそれぞれ接続された第1、第2の定電流源と、

前記第1の差動トランジスタ対の一の出力端および前記 第2の差動トランジスタ対の一の出力端と第1の電源端 子との間に接続された第1の電流ミラー回路と、

前記第1の差動トランジスタ対の他の出力端および前記第2の差動トランジスタ対の他の出力端と前記第1の電源端子との間に接続された第2の電流ミラー回路と、

前記第2の差動トランジスタ対と第2の電源端子との間 に接続された負荷回路と、

前記第2の差動トランジスタ対の前記他の出力端と前記 負荷回路との接続点に制御電極が接続され、前記第1の 電源端子と前記第2の電源端子との間に接続された第1 のトランジスタと、

前記第1の電源端子と前記第2の電源端子との間に前記第1のトランジスタと直列に接続された第3の定電流源と、

前記第1のトランジスタと前記第3の定電流源との接続点に制御電極が接続され前記第1のトランジスタと前記第3の定電流源との接続点と前記第2の電源端子との間に接続された第2のトランジスタと

8

前記第1のトランジスタと前記第3の定電流源との接続点に制御電極が接続され前記第1の電源端子と前記第2の電源端子との間に接続された第3のトランジスタと、前記第3のトランジスタに制御電極が接続され、前記第1の電源端子と前記第2の電源端子との間に前記第3のトランジスタと直列に接続された第4のトランジスタレ

前記第1の電源端子と前記第2の電源端子との間に前記第3のトランジスタおよび前記第4のトランジスタと直列に接続された第4の定電流源と、

前記第1のトランジスタと前記第3の定電流源との接続 点に制御電極が接続され前記第1の電源端子と前記第2 の電源端子との間に接続された第5のトランジスタと、 前記第1の電源端子と前記第2の電源端子との間に前記 第5のトランジスタと直列に接続された第5の定電流源 と、

前記第1の電源端子と前記第2の電源端子との間に接続され、制御電極が、前記第5のトランジスタと前記第5の定電流源との接続点に接続された第1の出力段トランジスタと、

前記第1の電源端子と前記第2の電源端子との間に接続され、前記第4のトランジスタと電流ミラー接続された第2の出力段トランジスタとを備え、

前記第1および前記第2の出力段トランジスタの接続点が出力端子に接続されている演算増幅器。

【請求項36】 第1、第2の入力端子に制御電極がそれぞれ接続され互いに逆導電型の第1、第2の差動トランジスタ対と、

前記第1、第2の差動トランジスタ対にそれぞれ接続された第1、第2の定電流源と、

前記第1の差動トランジスタ対の一の出力端および前記 第2の差動トランジスタ対の一の出力端と第1の電源端 子との間に接続された第1の電流ミラー回路と、

前記第1の差動トランジスタ対の他の出力端および前記 第2の差動トランジスタ対の他の出力端と前記第1の電 源端子との間に接続された第2の電流ミラー回路と、

前記第2の差動トランジスタ対と第2の電源端子との間 に接続された負荷回路と、

前記第2の差動トランジスタ対の前記他の出力端と前記 負荷回路との接続点に制御電極が接続され、第1電極が 前記第2の電源端子に接続された第1のトランジスタ と、

前記第1のトランジスタの第2電極を入力端に接続した 第3の電流ミラー回路と、

前記第3の電流ミラー回路の出力端に制御電極が接続され、前記第1の電源端子と前記第2の電源端子との間に接続された第2のトランジスタと、

前記第2のトランジスタと直列に接続され、前記第1の 電源端子と前記第2の電源端子との間に接続された第3 の定電流源と、 前記第3の電流ミラー回路の前記入力端を制御電極に接続し、前記第1の電源端子と前記第2の電源端子との間に接続された第3のトランジスタと、

前記第1の電源端子と前記第2の電源端子との間に前記第3のトランジスタと直列に接続された第4の定電流源と、

前記第1の電源端子と前記第2の電源端子との間に接続され、制御電極が、前記第3のトランジスタと前記第4の定電流源との接続点に接続された第1の出力段トラン ジスタと、

前記第1の電源端子と前記第2の電源端子との間に接続され、前記第2のトランジスタと電流ミラー接続された第2の出力段トランジスタとを備え、

前記第1および前記第2の出力段トランジスタの接続点が出力端子に接続されている演算増幅器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、演算増幅器に関し、特に、オーバーシュートやアンダーシュートの発生 20 を最小限に抑制可能な演算増幅器に関する。

[0002]

【従来の技術】従来、広レンジの入出力が可能で、かつ大きな負荷を駆動するための演算増幅器として、本発明者が特開平9-93055号公報に開示している技術がある。

【0003】図10を参照して、特開平9-93055 号公報に開示した演算増幅器について説明する。

【0004】演算増幅器は、入力段K1と、駆動段K2 と、出力段K3とを備えている。

30 【0005】まず、演算増幅器の入力段K1の構成について説明する。

【0006】演算増幅器の入力段K1は、PチャネルFET (電界効果トランジスタ) M1, M2と、NチャネルFET M5, M6と、定電流源用PチャネルFET M41と、定電流源用NチャネルFET M42と、NチャネルFET M3, M9と、NチャネルFET M4, M10と、PチャネルFET M7, M8とを備えている。

【0007】 PチャネルFET M1, M2は、ソース 40 が共通に接続され、ゲートがそれぞれ信号入力端子1, 2に接続され、差動対を構成している。 NチャネルFE T M5, M6は、ソースが共通に接続され、ゲートが それぞれ信号入力端子1, 2に接続され、差動対を構成している。

【0008】定電流源用PチャネルFET M41は、PチャネルFET M1, M2の共通接続されたソースと高位側電源端子5との間に接続されている。定電流源用NチャネルFET M42は、NチャネルFET M5, M6の共通接続されたソースと低位側電源端子4との間に接続されている。

【0009】NチャネルFET M3は、そのゲートおよびドレインがPチャネルFETM1のドレインと接続されるとともに、そのソースが低位側電源端子4に接続されている。NチャネルFET M9は、そのドレインがNチャネルFET M6のドレインとPチャネルFE

T M7のドレインとの接続点に接続されるとともに、そのソースが低位側電源端子4に接続されている。NチャネルFET M3と、NチャネルFET M9とは、第1の電流ミラー回路を構成している。

【0010】NチャネルFET M4は、そのドレインおよびゲートがPチャネルFETM2のドレインと接続されるとともに、そのソースが低位側電源端子4に接続されている。NチャネルFET M10は、そのドレインがNチャネルFET M5のドレインとPチャネルFET M8のドレインとの接続点に接続されるとともに、そのソースが低位側電源端子4に接続されている。NチャネルFET M10とは、第2の電流ミラー回路を構成している。

【0011】PチャネルFET M7, M8は、NチャネルFET M5, M6のドレインと高位側電源端子5との間に接続されている。PチャネルFET M7, M8は、能動負荷として作用する電流ミラー回路を構成している。

【0012】次に、演算増幅器の駆動段K2の構成について説明する。

【0013】演算増幅器の駆動段K2は、PチャネルF ET M20, M21, M22と、定電流源用Nチャネ ルFET M43, M44とを備えている。

【0014】定電流源用NチャネルFET M43, M44は、ともにそのソースが低位側電源端子4に接続されている。定電流源用NチャネルFET M43, M44は、ともに電流吸い込み型である。

【0015】PチャネルFET M20は、そのソースが高位側電源端子5に接続され、そのゲートがNチャネルFET M5のドレインとPチャネルFET M8のドレインとの接続点に接続され、そのドレインが定電流源用NチャネルFET M43のドレインに接続されている。PチャネルFET M21は、そのソースが高位側電源端子5に接続され、そのゲートがPチャネルFET M20のドレインに接続され、そのドレインがPチャネルFET M22のゲートと接続されている。PチャネルFET M22は、そのソースが高位側電源端子5に接続され、そのゲートがPチャネルFET M20のドレインとPチャネルFET M21のドレインとの接続点に接続され、そのドレインが定電流源用NチャネルFETM44のドレインに接続されている。

【0016】次に、演算増幅器の出力段K3の構成について説明する。

【0017】演算増幅器の出力段K3は、PチャネルF ET M23と、NチャネルFETM24とを備えてい 50 る。

【0018】 PチャネルFET M23は、そのソースが高位側電源端子5に接続され、そのゲートがNチャネルFET M5のドレインとPチャネルFET M8のドレインとの接続点に接続され、そのドレインが出力信号端子3に接続されている。NチャネルFET M24は、そのソースが低位側電源端子4に接続され、そのゲートがPチャネルFET M22のドレインと定電流源用NチャネルFETM44のドレインとの接続点に接続10 され、そのドレインが出力信号端子3に接続されている。

12

【0019】次に、図10に示す演算増幅器の動作について説明する。

【0020】図10に示す演算増幅器では、Pチャネル FET M1, M2からなる差動トランジスタ対と、N チャネルFET M5, M6からなる差動トランジスタ 対とを並列に接続することにより、広入力レンジの入力 段K1となっている。

【0021】信号入力端子1,2に、それぞれ、印加さ20 れる信号電圧の割合に応じて、PチャネルFET M23のゲート電圧を変化させる。また、PチャネルFET M20,21,22を介した信号は、NチャネルFE T M24のゲート電圧を変化させる。PチャネルFE T M23およびNチャネルFET M24の、それぞれのゲート電圧の変化分によって、出力信号端子3の電位を速やかに上昇、あるいは下降させる。

【0022】まず、信号入力端子2よりも信号入力端子1に印加される電圧が高い場合について説明する。

【0023】NチャネルFET M5のドレイン、PチャネルFET M8のドレインおよびNチャネルFET M10のドレインとの接続点の電圧、すなわち、PチャネルFET M20、M23のゲート電圧は、低くなス

【0024】このとき、PチャネルFET M23を通り、高位側電源端子5から出力信号端子3に流れる電流は、大きくなる。また、このとき、PチャネルFET M20のドレインと定電流源用NチャネルFET M43のドレインとの接続点、すなわち、PチャネルFET M21のゲート電圧およびPチャネルFET M22のゲート電圧は高くなる。

【0025】すると、PチャネルFET M22のドレインと定電流源用NチャネルFETM44のドレインとの接続点、すなわちNチャネルFET M24のゲート電圧は低くなる。

【0026】このとき、NチャネルFET M24を通り出力信号端子3から低位側電源端子4に流れる電流は、非常に小さくなる。すなわち、NチャネルFET M24を流れる電流は遮断されている状態であるから、高位側電源端子5からPチャネルFET M23を流れる電流は出力信号端子3に流れることにより、出力信号

端子3の電位を速やかに上昇させることができる(充電時)。

【0027】一方、信号入力端子2よりも信号入力端子 1に印加される電圧が低い場合について説明する。

【0028】NチャネルFET M5のドレイン、PチャネルFET M8のドレインおよびNチャネルFET M10のドレインとの接続点の電圧、すなわち、PチャネルFET M20、M23のゲート電圧は、高くなる。

【0029】このとき、PチャネルFET M23を通り、高位側電源端子5から出力信号端子3に流れる電流は、非常に小さくなる。これと同時に、PチャネルFETM20のドレインと定電流源用NチャネルFET M43のドレインとの接続点、すなわち、PチャネルFETM22のゲート電圧は低くなる。

【0030】すると、PチャネルFET M22のドレインと定電流源用NチャネルFETM44のドレインとの接続点、すなわちNチャネルFET M24のゲート電圧は高くなる。

【0031】このとき、NチャネルFET M24を通り出力信号端子3から低位側電源端子4に流れる電流は、大きくなる。このとき、PチャネルFET M23を通り高位側電源端子5から出力信号端子3に流れる電流は遮断される。つまり、NチャネルFET M24を通り出力信号端子3から低位側電源端子4に大きな電流が流れることにより、出力信号端子3の電位を速やかに下降させることができる(放電時)。

【0032】しかも、出力信号端子3の電位は、高位側電源端子5からのPチャネルFETM23のドレインーソース間の電圧分が下がった電位から、低位側電源端子4からのNチャネルFET M24のドレインーソース間の電圧分が上がった電位まで出力でき、広出力レンジの出力段K3が可能となる。

【0033】また、出力信号端子3の電位が下降するとき、PチャネルFET M23のゲート電位およびPチャネルFET M20のゲート電位は共に上がるが、PチャネルFET M20のドレインは、定電流源用NチャネルFET M43と接続されているために、放電電流に応じた貫通電流は流れない。

【0034】なお、平衡状態(出力信号端子3の電位が目的の電位になった状態)時にPチャネルFET M23、NチャネルFET M24を流れるアイドリング電流は、PチャネルFET M20、PチャネルFET M23のトランジスタサイズの比、および定電流源用NチャネルFET M43から決まるため、しきい値の変動によるアイドリング電流への影響はない。

【0035】以上のように、図10の演算増幅器では、 広入力レンジ、広出力レンジが可能で、出力信号端子3 の電位の上昇、下降を速やかに行うことができ、かつア イドリング電流がトランジスタのしきい値の絶対的なば らつきに影響されず、また放電時に演算増幅器内部に流

りつさに影響されり、また成晶時に便昇増幅器内部に流れる放電電流に応じた貫通電流の発生を抑えることができる。

[0036]

【発明が解決しようとする課題】従来、図10の構成によれば、出力段K3のPチャネルFET M23とNチャネルFET M24とでは、それぞれのトランジスタ M23, M24に入力される信号の信号伝達経路が異なるため、入力される信号の増幅率が異なり、また、信号 伝達遅延の問題があった。

【0037】すなわち、PチャネルFET M23に対しては、入力段出力端子A1から直接、信号が入力される。これに対し、NチャネルFET M24に対しては、入力段出力端子A1の信号は、PチャネルFET M20、PチャネルFET M21およびPチャネルFET M22を介して入力される。

【0038】したがって、PチャネルFET M23お よびNチャネルFET M24のそれぞれで、入力段出 力端子A1からの信号の入力タイミングを比較すると、 NチャネルFET M24に信号が入力されるタイミン グの方が遅れる。

【0039】また、PチャネルFET M23およびN チャネルFET M24のそれぞれに対して、入力され る入力段出力端子A1の信号の増幅率を比較すると、N チャネルFET M24に入力される信号の方は、PチャネルFET M20、PチャネルFET M21およ びPチャネルFET M22を介して入力される分だ け、PチャネルFET M23に入力される信号に比べ て、より大きく増幅されたものとなる。

【0040】特に、充電時は、NチャネルFET M24への信号入力タイミングが遅れ、かつ、信号の増幅率がPチャネルFET M23に入力される信号に比べて大きい分、NチャネルFET M24の遮断状態の解除タイミングが遅れ、その間、NチャネルFET M24に電流が流れないから、オーバーシュート現象を起こし易いという問題があった。

【0041】このように、入力される信号の遅延や増幅 率の差に起因して、出力信号端子3に出力される波形に 40 オーバーシュート現象やアンダーシュート現象が生じる ことがあった。

【0042】上記のような演算増幅器を例えば、LCDドライバとして用いる場合、LCDの画素数に応じた複数の演算増幅器が必要とされる。このとき、それぞれの演算増幅器についての、オーバーシュートやアンダーシュートの発生の有無や発生量が異なることにより、LCD画面にムラが生じることがあった。

【0043】本発明は、上記の事情に鑑みてなされたもので、オーバーシュートやアンダーシュートの発生を最 50 小限に抑えることができる等の、安定した動作が行われ る演算増幅器を提供することを目的としている。

[0044]

【課題を解決するための手段】その課題を解決するための手段が請求項に対応して表現される次の記載中に現れる() つきの数字は、請求項の記載事項が詳しく後述される実施の複数の形態のうちの少なくとも1つの形態の部材、工程、動作に対応することを示すが、本発明の解決手段がそれらの数字が示す実施の形態の部材に限定して解釈されるためのものではなく、その対応関係を明白にするためのものである。

【0045】本発明の演算増幅器は、入力信号(Si)に応答して出力信号(So)を出力する出力段部(K2,K3)を備えた演算増幅器であって、前記出力段部(K2,K3)は、前記入力信号(Si)に基づいて生成される複数の特定信号(S1,S2)のそれぞれに応答してプッシュプル(push-pull)動作を行い、前記プッシュプル動作の結果として前記出力信号(So)を生成する複数の出力段トランジスタ(M65,M66)を有し、前記複数の特定信号(S1,S2)は、前記複数の出力段トランジスタ(M65,M66)のそれぞれに入力されるまでの遅延時間が実質的に同じ信号として生成されるものである。

【0046】上記本発明の演算増幅器において、前記複数の特定信号(S1, S2)は、第1の特定信号(S1)と、第2の特定信号(S2)とを備え、前記第1および前記第2の特定信号(S1, S2)のそれぞれは、前記入力信号(Si)を増幅する1段または2段以上の生成トランジスタ(M61, M62, M63)の段数と、前記第1の特定信号(S1)を生成する前記生成トランジスタ(M61, M62, M64)の段数と、前記第2の特定信号(S2)を生成する前記生成トランジスタ(M61, M62, M63)の段数は、同じであるものである。

【0047】上記本発明の演算増幅器において、前記複数の特定信号(S1, S2)のそれぞれは、前記入力信号(Si)が増幅されて生成され、前記入力信号(Si)を基準にしたときの増幅率は互いに同じである。

【0048】上記本発明の演算増幅器において、更に、前記生成トランジスタ(M61, M62, M63, M64)のそれぞれに接続された定電流源(M67、M68、M69)を備えたものである。

【0049】上記本発明の演算増幅器において、前記生成トランジスタ (M61, M62, M63, M64) のそれぞれは、トランジスタサイズの比が所定の値に設定され、更に、前記生成トランジスタ (M61, M62, M63, M64) のそれぞれに接続された定電流源 (M67, M68, M69) を備えたものである。

【0050】上記本発明の演算増幅器において、前記複 6)を有し、前記複数の特定信号(S1, S2)は、前数の特定信号(S1, S2)は、第1の特定信号(S 記複数の出力段トランジスタ(M65, M66)のそれ 1)と、第2の特定信号(S2)とを備え、前記第1お 50 ぞれに入力されるまでの遅延時間が同じ信号として生成

よび前記第2の特定信号(S1、S2)のそれぞれは、前記入力信号(Si)を増幅する1段または2段以上の生成トランジスタ(M61, M62, M63, M64)によって生成され、更に、前記第1および前記第2の特定信号(S1、S2)のいずれかを生成する前記生成トランジスタ(M61, M62, M63)に接続されるとともに、前記複数の出力段トランジスタ(M65, M66)のいずれかに対して電流ミラー接続される供給トランジスタ(M200)を備えている。

16

【0051】上記本発明の演算増幅器において、更に、前記定電流源(M67、M68、M69)のうちの少なくとも一部の前記定電流源(M68)および、前記複数の出力段トランジスタ(M65、M66)のうちの少なくとも一部の前記出力段トランジスタ(M66)が高抵抗状態またはOFF状態となったときに、前記出力段部(K2,K3)にアイドリング電流を流すための手段(M70)を備えたものである。

【0052】上記本発明の演算増幅器において、更に、前記複数の出力段トランジスタ(M65, M66)の少 20 なくともいずれか一方にアイドリング電流を流すための 定電流源(M70)を備えたものである。

【0053】上記本発明の演算増幅器において、前記出力信号(So)は、前記演算増幅器の入力側にフィードバックされ、更に、前記出力信号(So)の生成が停止されるのを阻止する手段(M70)を備えたものである。

【0054】上記本発明の演算増幅器において、更に、前記複数の出力段トランジスタ(M65, M66)の全てが同時に高抵抗状態またはOFF状態になることを阻 30 止する手段(M70)を備えたものである。

【0055】上記本発明の演算増幅器において、更に、前記複数の出力段トランジスタ (M65, M66)の少なくともいずれか一方に並列接続された定電流源 (M70)を備えたものである。

【0056】上記本発明の演算増幅器において、前記複数の出力段トランジスタ(M65, M66)の少なくともいずれか一方に流れるアイドリング電流の値を設定する手段(M70)を備えたものである。

【0057】本発明の演算増幅器は、入力段部(K1) と、前記入力段部(K1)から出力された入力段出力信号(Si)に応答して出力信号(So)を出力する出力段部(K2, K3)とを備え、前記出力段部(K2, K3)は、前記入力段出力信号(Si)に基づいて生成される複数の特定信号(S1, S2)のそれぞれに応答してプッシュプル(push-pull)動作を行い、前記プッシュプル動作の結果として前記出力信号(So)を生成する複数の出力段トランジスタ(M65, M66)を有し、前記複数の特定信号(S1, S2)は、前記複数の出力段トランジスタ(M65, M66)を有し、前記複数の特定信号(S1, S2)は、前記複数の出力段トランジスタ(M65, M66)のそれぞれに入力されるまでの遅延時間が同じ信号として生成

20

されるものである。

【0058】上記本発明の演算増幅器において、前記入 力段部(K1)は、複数の入力段入力信号(1, 2)に 基づいて、前記入力段出力信号(Si)を出力するもの である。

【0059】本発明の演算増幅器において、前記出力段 部(K2, K3)は、前記入力信号(Si)に基づいて 前記複数の特定信号(S1, S2)を生成する特定信号 生成段(K2)と、前記複数の出力段トランジスタ(M 65, M66) を有する出力段(K3) とを備えてい る。

【0060】上記本発明の演算増幅器において、前記特 定信号生成段(K2)は、前記入力信号(Si)が入力 される制御電極を有し、第1の電源端子(4)と第2の 電源端子(5)との間に接続された第1のトランジスタ (M61) と、前記第1の電源端子(4)と前記第2の 電源端子(5)との間に前記第1のトランジスタ(M6 1) と直列に接続された第1の定電流源(M67)と、 前記第1のトランジスタ (M61) と前記第1の定電流 源(M67)との接続点(Pb)に制御電極が接続され 前記第1のトランジスタ (M61) と前記第1の定電流 源(M67)との接続点(Pb)と前記第2の電源端子 (5) との間に接続された第2のトランジスタ (M6 2) と、前記第1のトランジスタ (M61) と前記第1 の定電流源(M67)との接続点(Pb)に制御電極が 接続され前記第1の電源端子(4)と前記第2の電源端 子(5)との間に接続された第3のトランジスタ(M6 3) と、前記第1の電源端子(4)と前記第2の電源端 子(5)との間に前記第3のトランジスタ(M63)と 直列に接続された第2の定電流源(M68)と、前記第 1のトランジスタ (M61) と前記第1の定電流源 (M 67) との接続点 (Pb) に制御電極が接続され前記第 1の電源端子(4)と前記第2の電源端子(5)との間 に接続された第4のトランジスタ(M64)と、前記第 1の電源端子(4)と前記第2の電源端子(5)との間 に前記第4のトランジスタ(M64)と直列に接続され た第3の定電流源(M69)とを備えている。

【0061】上記本発明の演算増幅器において、前記出 力段(K3)は、前記第1の電源端子(4)と前記第2 の電源端子(5)との間に直列に接続され、制御電極 が、前記第4のトランジスタ (M64) と前記第3の定 電流源(M69)との接続点(Pc)と、前記第3のト ランジスタ (M63) と前記第2の定電流源 (M68) との接続点(Pd)と、にそれぞれ接続された第1,第 2の前記出力段トランジスタ (M65, M66) とを備 え、前記第1および前記第2の出力段トランジスタ (M 65, M66) の接続点 (Pe) が前記出力信号 (S o)が出力される出力端子(3)に接続されている。

【0062】上記本発明の演算増幅器において、前記出 力段(K3)は、更に、前記第1および前記第2の出力 50 端子(1, 2)に制御電極がそれぞれ接続され互いに逆

段トランジスタ (M65、M66) の前記接続点 (P e)と、前記第1の電源端子(4)との間に接続された 第4の定電流源(M70、M77)を備えたものであ

18

【0063】上記本発明の演算増幅器において、前記出 力段(K3)は、更に、前記第1および前記第2の出力 段トランジスタ(M65, M66)の前記接続点(P e)と、前記第2の電源端子(5)との間に接続された 第5の定電流源(M78)を備えたものである。

【0064】上記本発明の演算増幅器において、前記特 定信号生成段(K2)は、前記入力信号(Si)が入力 される制御電極を有し、第1電極が第2の電源端子 (5) に接続された第1のトランジスタ (M101) と、前記第1のトランジスタ(M101)の第2電極を 入力端(Pg)に接続した第1の電流ミラー回路(M1 02, M103) と、前記第1の電流ミラー回路 (M1 02, M103) の出力端 (Ph) と前記第2の電源端 子(5)との間に接続された第1の定電流源(M10 7) と、前記第1の電流ミラー回路(M102, M10 3) の前記入力端(Pg) を制御電極に接続し、前記第 1の電源端子(4)と前記第2の電源端子(5)との間。 に接続された第2のトランジスタ(M104)と、前記 第1の電源端子(4)と前記第2の電源端子(5)との 間に前記第2のトランジスタ (M104) と直列に接続

【0065】上記本発明の演算増幅器において、前記出 力段(K3)は、前記第1の電源端子(4)と前記第2 の電源端子(5)との間に直列に接続され、制御電極 が、前記第2の定電流源(M106)と前記第2のトラ ンジスタ (M104) との接続点 (Pj) と、前記第1 の電流ミラー回路(M102, M103)の出力端(P h)と、にそれぞれ接続された第1, 第2の前記出力段 トランジスタ (M65, M66) とを備え、前記第1お よび前記第2の出力段トランジスタ (M65, M66) の接続点(Pk)が前記出力信号(So)が出力される 出力端子(3)に接続されている。

された第2の定電流源(M106)とを備えたものであ

【0066】上記本発明の演算増幅器において、前記出 力段(K3)は、更に、前記第1および前記第2の出力 40 段トランジスタ (M65, M66) の前記接続点 (P k) と、前記第1の電源端子(4)との間に接続された 第3の定電流源(M70、M77)を備えたものであ

【0067】上記本発明の演算増幅器において、前記出 力段(K3)は、更に、前記第1および前記第2の出力 段トランジスタ (M65, M66) の前記接続点 (P k) と、前記第2の電源端子(5) との間に接続された 第4の定電流源(M78)を備えたものである。

【0068】本発明の演算増幅器は、第1、第2の入力

導電型の第1、第2の差動トランジスタ対 (M51, M 52, M55, M56) と、前記第1、第2の差動トラ ンジスタ対 (M51, M52, M55, M56) にそれ ぞれ接続された第1、第2の定電流源(M91, M9 2) と、前記第1の差動トランジスタ対 (M51, M5 2) の一の出力端 (M51a) および前記第2の差動ト ランジスタ対 (M55, M56) の一の出力端 (M56 a) と第1の電源端子(4) との間に接続された第1の 電流ミラー回路 (M53, M59) と、前記第1の差動 トランジスタ対 (M51, M52) の他の出力端 (M5 2a) および前記第2の差動トランジスタ対 (M55, M56)の他の出力端 (M55a) と前記第1の電源端 子(4) との間に接続された第2の電流ミラー回路(M 54, M60) と、前記第2の差動トランジスタ対 (M 55, M56) と第2の電源端子(5) との間に接続さ れた負荷回路 (M57, M58) と、前記第2の差動ト ランジスタ対 (M55, M56) の前記他の出力端 (M 55a)と前記負荷回路(M57, M58)との接続点 (Pa) に制御電極が接続され、前記第1の電源端子 (4)と前記第2の電源端子(5)との間に接続された 第1のトランジスタ (M61) と、前記第1の電源端子 (4) と前記第2の電源端子(5) との間に前記第1の トランジスタ (M61) と直列に接続された第3の定電 流源(M67)と、前記第1のトランジスタ (M61) と前記第3の定電流源(M67)との接続点(Pb)に 制御電極が接続され前記第1のトランジスタ (M61) と前記第3の定電流源(M67)との接続点(Pb)と 前記第2の電源端子(5)との間に接続された第2のト ランジスタ (M62) と、前記第1のトランジスタ (M 61) と前記第3の定電流源(M67) との接続点(P b) に制御電極が接続され前記第1の電源端子(4) と 前記第2の電源端子(5)との間に接続された第3のト ランジスタ (M63) と、前記第1の電源端子 (4) と 前記第2の電源端子(5)との間に前記第3のトランジ スタ (M63) と直列に接続された第4の定電流源 (M 68) と、前記第1のトランジスタ (M61) と前記第 3の定電流源 (M67) との接続点 (Pb) に制御電極 が接続され前記第1の電源端子(4)と前記第2の電源 端子(5)との間に接続された第4のトランジスタ(M 64) と、前記第1の電源端子(4)と前記第2の電源 端子(5)との間に前記第4のトランジスタ(M64)・ と直列に接続された第5の定電流源(M69)と、前記 第1の電源端子(4)と前記第2の電源端子(5)との 間に直列に接続され、制御電極が、前記第4のトランジ スタ (M64) と前記第5の定電流源 (M69) との接 続点(Pc)と、前記第3のトランジスタ(M63)と 前記第4の定電流源 (M68) との接続点 (Pd) と、 にそれぞれ接続された第1,第2の出力トランジスタ

(M65, M66) とを備え、前記第1および前記第2

の出力トランジスタ (M65, M66) の接続点 (P

e)が出力端子(3)に接続されている。

【0069】上記本発明の演算増幅器において、更に、前記第1および前記第2の出力トランジスタ(M65, M66)の接続点(Pe)と、前記第1の電源端子(4)との間に接続された第6の定電流源(M70、M77)を備えたものである。

【0070】上記本発明の演算増幅器において、前記第3から前記第6の定電流源(M67、M68、M69、M70)は、それぞれ、定電流源用トランジスタからなり、前記定電流源用トランジスタのそれぞれの制御電極は、互いに等しいバイアス電圧(A5)が印加されるものである。

【0071】上記本発明の演算増幅器において、更に、前記第1および前記第2の出力トランジスタ(M65, M66)の接続点(Pe)と、前記第2の電源端子(5)との間に接続された第7の定電流源(M78)を

備えたものである。

【0072】本発明の演算増幅器は、第1、第2の入力 端子(1,2)に制御電極がそれぞれ接続され互いに逆 導電型の第1、第2の差動トランジスタ対 (M51, M 52, M55, M56) と、前記第1、第2の差動トラ ンジスタ対 (M51, M52, M55, M56) にそれ ぞれ接続された第1、第2の定電流源(M91, M9 2) と、前記第1の差動トランジスタ対 (M51, M5 2) の一の出力端 (M51a) および前記第2の差動ト ランジスタ対 (M55, M56) の一の出力端 (M56 a) と第1の電源端子(4) との間に接続された第1の 電流ミラー回路(M53, M59)と、前記第1の差動 トランジスタ対 (M51, M52) の他の出力端 (M5 2a) および前記第2の差動トランジスタ対 (M55, M56)の他の出力端(M55a)と前記第1の電源端 子(4)との間に接続された第2の電流ミラー回路(M 54, M60) と、前記第2の差動トランジスタ対 (M 55, M56) と第2の電源端子(5) との間に接続さ れた負荷回路 (M57, M58) と、前記第2の差動ト ランジスタ対(M55、M56)の前記他の出力端(M 55a)と前記負荷回路(M57, M58)との接続点 (Pa) に制御電極が接続され、第1電極が前記第2の 電源端子(5)に接続された第1のトランジスタ(M1 01) と、前記第1のトランジスタ (M101) の第2 電極を入力端(Pg)に接続した第3の電流ミラー回路 (M102, M103) と、前記第3の電流ミラー回路 (M102, M103) の出力端 (Ph) と前記第2の 電源端子(5)との間に接続された第3の定電流源(M 107) と、前記第3の電流ミラー回路 (M102, M 103)の前記入力端(Pg)を制御電極に接続し、前 記第1の電源端子(4)と前記第2の電源端子(5)と の間に接続された第2のトランジスタ(M104)と、 前記第1の電源端子(4)と前記第2の電源端子(5) 50 との間に前記第2のトランジスタ (M104) と直列に

【0076】上記本発明の演算増幅器において、前記出

力段(K3)は、前記第1の電源端子(4)と前記第2

接続された第4の定電流源(M106)と、前記第1の 電源端子(4)と前記第2の電源端子(5)との間に直 列に接続され、制御電極が、前記第4の定電流源(M1 06)と前記第2のトランジスタ (M104)との接続 点(Pj)と、前記第3の電流ミラー回路(M102、 M103)の出力端(Ph)と、にそれぞれ接続された 第1, 第2の出力トランジスタ (M65, M66) とを 備え、前記第1および前記第2の出力トランジスタ (M 65, M66) の接続点 (Pk) が出力端子 (3) に接 続されているものである。

【0073】上記本発明の演算増幅器において、更に、 前記第1および前記第2の出力トランジスタ (M65, M66)の接続点(Pk)と、前記第1の電源端子 (4) との間に接続された第5の定電流源(M70)を 備えたものである。

【0074】上記本発明の演算増幅器において、更に、 前記第1および前記第2の出力トランジスタ(M65, M66)の接続点(Pk)と、前記第2の電源端子 (5) との間に接続された第6の定電流源を備えたもの である。

【0075】上記本発明の演算増幅器において、前記特 定信号生成段(K2)は、前記入力信号(Si)が入力 される制御電極を有し、第1の電源端子(4)と第2の 電源端子(5)との間に接続された第1のトランジスタ (M61) と、前記第1の電源端子(4) と前記第2の 電源端子(5)との間に前記第1のトランジスタ(M6 1)と直列に接続された第1の定電流源(M67)と、 前記第1のトランジスタ(M61)と前記第1の定電流 源(M67)との接続点(Pb)に制御電極が接続され 前記第1のトランジスタ (M61) と前記第1の定電流 源(M67)との接続点(Pb)と前記第2の電源端子 (5) との間に接続された第2のトランジスタ (M6 2) と、前記第1のトランジスタ (M61) と前記第1 の定電流源(M67)との接続点(Pb)に制御電極が 接続され前記第1の電源端子(4)と前記第2の電源端 子(5)との間に接続された第3のトランジスタ(M6 3) と、前記第3のトランジスタ (M63) に制御電極 が接続され、前記第1の電源端子(4)と前記第2の電 源端子(5)との間に前記第3のトランジスタ(M6 3) と直列に接続された第4のトランジスタ (M20 0) と、前記第1の電源端子(4)と前記第2の電源端 子(5)との間に前記第3のトランジスタ(M63)お よび前記第4のトランジスタ(M200)と直列に接続 された第2の定電流源 (M68) と、前記第1のトラン ジスタ(M61)と前記第1の定電流源(M67)との 接続点(Pb)に制御電極が接続され前記第1の電源端 子(4)と前記第2の電源端子(5)との間に接続され た第5のトランジスタ (M64) と、前記第1の電源端 子(4)と前記第2の電源端子(5)との間に前記第5 のトランジスタ (M64) と直列に接続された第3の定 50 52, M55, M56) と、前記第1、第2の差動トラ

電流源(M69)とを備えている。

の電源端子(5)との間に接続され、制御電極が、前記 第5のトランジスタ (M64) と前記第3の定電流源 (M69) との接続点 (Pc) に接続された第1の前記 出力段トランジスタ (M65) と、前記第1の電源端子 (4) と前記第2の電源端子(5) との間に接続され、 前記第4のトランジスタ(M200)と電流ミラー接続 10 された第2の前記出力段トランジスタ (M66) とを備 え、前記第1および前記第2の出力段トランジスタ(M 65, M66)の接続点(Pe)が前記出力信号(S o)が出力される出力端子(3)に接続されている。 【0077】上記本発明の演算増幅器において、前記特 定信号生成段 (K2) は、前記入力信号 (Si) が入力 される制御電極を有し、第1電極が第2の電源端子 (5) に接続された第1のトランジスタ (M101) と、前記第1のトランジスタ(M101)の第2電極を 入力端(Pg)に接続した第1の電流ミラー回路(M1 02, M103) と、前記第1の電流ミラー回路 (M1 02, M103) の出力端 (Ph) に制御電極が接続さ れ、前記第1の電源端子(4)と前記第2の電源端子 (5) との間に接続された第2のトランジスタ (M20 2) と、前記第2のトランジスタ (M202) と直列に 接続され、前記第1の電源端子(4)と前記第2の電源 端子(5)との間に接続された第1の定電流源(M10 7) と、前記第1の電流ミラー回路(M102, M10 3) の前記入力端 (Pg) を制御電極に接続し、前記第 1の電源端子(4)と前記第2の電源端子(5)との間 に接続された第3のトランジスタ(M104)と、前記 第1の電源端子(4)と前記第2の電源端子(5)との 間に前記第3のトランジスタ (M104) と直列に接続 された第2の定電流源(M106)とを備えている。 【0078】上記本発明の演算増幅器において、前記出

力段(K3)は、前記第1の電源端子(4)と前記第2 の電源端子(5)との間に接続され、制御電極が、前記 第3のトランジスタ (M104) と前記第2の定電流源 (M106) との接続点(Pj) に接続された第1の前 記出力段トランジスタ(M66)と、前記第1の電源端 40 子(4)と前記第2の電源端子(5)との間に接続さ れ、前記第2のトランジスタ (M202) と電流ミラー 接続された第2の前記出力段トランジスタ(M65)と を備え、前記第1および前記第2の出力段トランジスタ (M65, M66) の接続点 (Pk) が前記出力信号 (So) が出力される出力端子(3) に接続されてい

【0079】本発明の演算増幅器は、第1、第2の入力 端子(1,2)に制御電極がそれぞれ接続され互いに逆 導電型の第1、第2の差動トランジスタ対(M51,M

ンジスタ対 (M51, M52, M55, M56) にそれ ぞれ接続された第1、第2の定電流源 (M91, M9 2) と、前記第1の差動トランジスタ対 (M51, M5 2) の一の出力端 (M51a) および前記第2の差動ト ランジスタ対 (M55, M56) の一の出力端 (M56 a) と第1の電源端子(4) との間に接続された第1の 電流ミラー回路 (M53, M59) と、前記第1の差動 トランジスタ対 (M51, M52) の他の出力端 (M5 2a) および前記第2の差動トランジスタ対 (M55, M56)の他の出力端 (M55a) と前記第1の電源端 子(4)との間に接続された第2の電流ミラー回路(M 54, M60) と、前記第2の差動トランジスタ対 (M 55, M56) と第2の電源端子(5) との間に接続さ れた負荷回路 (M57, M58) と、前記第2の差動ト ランジスタ対(M55、M56)の前記他の出力端(M 55a)と前記負荷回路(M57, M58)との接続点 (Pa) に制御電極が接続され、前記第1の電源端子

(Pa)に制御電極が接続され、削記第1の電源端子(4)と前記第2の電源端子(5)との間に接続された第1のトランジスタ(M61)と、前記第1の電源端子(4)と前記第2の電源端子(5)との間に前記第1のトランジスタ(M61)と前記第3の定電流源(M67)との接続点(Pb)に制御電極が接続され前記第1のトランジスタ(M61)と前記第3の定電流源(M67)との接続点(Pb)に前記第2の電源端子(5)との間に接続された第2のトランジスタ(M62)と、前記第1のトランジスタ(M61)と前記第3の定電流源(M67)との接続点(Pb)に制御電極が接続され前記第1の電源端子(4)と前記第2の電源端子(5)との間に接続された第3のトランジスタ(M63)と、前記第3のトランジスタ(M63)に制御電極が接続され、前記第1の電源端子

(4) と前記第2の電源端子(5) との間に前記第3の トランジスタ(M63)と直列に接続された第4のトラ ンジスタ (M200) と、前記第1の電源端子 (4) と 前記第2の電源端子(5)との間に前記第3のトランジ スタ (M63) および前記第4のトランジスタ (M20 0) と直列に接続された第4の定電流源(M68)と、 前記第1のトランジスタ (M61) と前記第3の定電流 源(M67)との接続点(Pb)に制御電極が接続され 前記第1の電源端子(4)と前記第2の電源端子(5) との間に接続された第5のトランジスタ (M64)と、 前記第1の電源端子(4)と前記第2の電源端子(5) との間に前記第5のトランジスタ (M64) と直列に接 続された第5の定電流源(M69)と、前記第1の電源 端子(4)と前記第2の電源端子(5)との間に接続さ れ、制御電極が、前記第5のトランジスタ (M64) と 前記第5の定電流源(M69)との接続点(Pc)に接 続された第1の出力段トランジスタ (M65) と、前記 第1の電源端子(4)と前記第2の電源端子(5)との 50 202)と電流ミラー接続された第2の出力段トランジ

間に接続され、前記第4のトランジスタ(M200)と 電流ミラー接続された第2の出力段トランジスタ(M6 6)とを備え、前記第1および前記第2の出力段トラン ジスタ(M65, M66)の接続点(Pe)が出力端子 (3)に接続されている。

【0080】本発明の演算増幅器は、第1、第2の入力 端子(1,2)に制御電極がそれぞれ接続され互いに逆 導電型の第1、第2の差動トランジスタ対 (M51, M 52, M55, M56) と、前記第1、第2の差動トラ 10 ンジスタ対 (M51, M52, M55, M56) にそれ ぞれ接続された第1、第2の定電流源 (M91, M9 2) と、前記第1の差動トランジスタ対 (M51, M5 2) の一の出力端 (M51a) および前記第2の差動ト ランジスタ対 (M55, M56) の一の出力端 (M56 a) と第1の電源端子(4) との間に接続された第1の 電流ミラー回路(M53, M59)と、前記第1の差動 トランジスタ対 (M51, M52) の他の出力端 (M5 2a)および前記第2の差動トランジスタ対(M55, M56)の他の出力端 (M55a) と前記第1の電源端 子(4)との間に接続された第2の電流ミラー回路(M 54, M60) と、前記第2の差動トランジスタ対 (M 55, M56) と第2の電源端子(5) との間に接続さ れた負荷回路 (M57, M58) と、前記第2の差動ト ランジスタ対 (M55, M56) の前記他の出力端 (M 55a)と前記負荷回路(M57, M58)との接続点 (Pa) に制御電極が接続され、第1電極が前記第2の 電源端子(5)に接続された第1のトランジスタ(M1 01) と、前記第1のトランジスタ (M101) の第2 電極を入力端(Pg)に接続した第3の電流ミラー回路 (M102, M103) と、前記第3の電流ミラー回路 (M102、M103) の出力端 (Ph) に制御電極が 接続され、前記第1の電源端子(4)と前記第2の電源 端子(5)との間に接続された第2のトランジスタ(M 202)と、前記第2のトランジスタ (M202)と直 列に接続され、前記第1の電源端子(4)と前記第2の 電源端子(5)との間に接続された第3の定電流源(M 107) と、前記第3の電流ミラー回路 (M102, M 103)の前記入力端 (Pg)を制御電極に接続し、前 記第1の電源端子(4)と前記第2の電源端子(5)と の間に接続された第3のトランジスタ (M104)と、 前記第1の電源端子(4)と前記第2の電源端子(5) との間に前記第3のトランジスタ(M104)と直列に 接続された第4の定電流源(M106)と、前記第1の 電源端子(4)と前記第2の電源端子(5)との間に接 続され、制御電極が、前記第3のトランジスタ (M10 4) と前記第4の定電流源 (M106) との接続点 (P j) に接続された第1の出力段トランジスタ (M66) と、前記第1の電源端子(4)と前記第2の電源端子 (5) との間に接続され、前記第2のトランジスタ (M スタ (M65) とを備え、前記第1および前記第2の出 力段トランジスタ (M65, M66) の接続点 (Pk) が出力端子(3)に接続されている。

[0081]

【発明の実施の形態】以下、添付図面を参照して、本発 明の演算増幅器の一実施形態について説明する。

【0082】以下、第1から第13まで述べる実施形態 の演算増幅器が目的とするところは、図11から図13 に示すような、アンダーシュートやオーバーシュートを 最小限に抑えることである。図11から図13におい て、実線で示した波形が本実施形態に対応し、破線で示 した波形が図10に示した従来技術に対応する。なお、 図11および図12に示した例では、従来の演算増幅器 で検出されたアンダーシュートUSが本実施形態では検 出されないことを示している。図13に示す例では、従 来の演算増幅器および本実施形態の演算増幅器で、オー バーシュートOSは検出されていない。

【0083】 (第1の実施形態) 図1は、第1の実施形 態に係る演算増幅器の回路構成を示す図である。

【0084】第1の実施形態に係る演算増幅器は、入力 20 いて説明する。 段K1と、駆動段K2と、出力段K3とを備えている。 【0085】まず、演算増幅器の入力段K1の構成につ いて説明する。

【0086】演算増幅器の入力段K1は、PチャネルF ET (電界効果トランジスタ) M51, M52と、Nチ ャネルFET M55、M56と、定電流源用Pチャネ ルFET M91と、定電流源用NチャネルFET M 92と、NチャネルFETM53, M59と、Nチャネ ルFET M54, M60と、PチャネルFETM5 7, M58とを備えている。

【0087】PチャネルFET M51, M52は、ソ ースが共通に接続され、ゲートがそれぞれ信号入力端子 1, 2に接続され、差動対を構成している。 Nチャネル FET M55, M56は、ソースが共通に接続され、 ゲートがそれぞれ信号入力端子1,2に接続され、差動 対を構成している。

【0088】定電流源用PチャネルFET M91は、 PチャネルFET M51, M52の共通接続されたソ ースと高位側電源端子5との間に接続されている。定電 流源用NチャネルFET M92は、NチャネルFET

M55、M56の共通接続されたソースと低位側電源 端子4との間に接続されている。定電流源用Pチャネル FET M91および定電流源用NチャネルFET M 92は、それぞれのゲートが、入力段バイアス入力端子 A3, A4のそれぞれに接続されている。

【0089】NチャネルFET M53は、そのゲート およびドレインがPチャネルFETM51のドレインと 接続されるとともに、そのソースが低位側電源端子4に 接続されている。NチャネルFET M59は、そのド レインがNチャネルFET M56のドレインとPチャ 50 【0098】演算増幅器の出力段K3は、PチャネルF

ネルFET M57のドレインとの接続点に接続される とともに、そのソースが低位側電源端子4に接続されて いる。NチャネルFET M53と、NチャネルFET M59とは、第1の電流ミラー回路を構成している。

26

【0090】NチャネルFET M54は、そのドレイ ンおよびゲートがPチャネルFETM52のドレインと 接続されるとともに、そのソースが低位側電源端子4に 接続されている。NチャネルFET M60は、そのド レインがNチャネルFET M55のドレインとPチャ 10 ネルFET M58のドレインとの接続点に接続される とともに、そのソースが低位側電源端子4に接続されて いる。NチャネルFET M54と、NチャネルFET M60とは、第2の電流ミラー回路を構成している。

【0091】PチャネルFET M57, M58は、N チャネルFET M55, M56のドレインと高位側電 源端子5との間に接続されている。PチャネルFET M57, M58は、能動負荷として作用する電流ミラー 回路を構成している。

【0092】次に、演算増幅器の駆動段K2の構成につ

【0093】演算増幅器の駆動段K2は、PチャネルF ET M61, M62, M63, M64と、定電流源用 NチャネルFET M67, M68, M69とを備えて

【0094】定電流源用NチャネルFET M67, M 68, M69は、いずれもそのソースが低位側電源端子 4に接続され、いずれもそのゲートが駆動段バイアス入 力端子A5に接続されている。定電流源用NチャネルF ET M67, M68, M69は、いずれも電流吸い込 30 み型である。

【0095】PチャネルFET M61のゲートは、P チャネルFET M58のドレインとNチャネルFET M55のドレインとの接続点に接続されている。Pチ ャネルFET M61, M62は、ともにソースが高位 側電源端子5に接続され、ドレインが共通に接続されて いる。そのドレインの共通接続点は、PチャネルFET M62のゲートに接続されているとともに、定電流源 用NチャネルFET M67のドレインに接続されてい る。

【0096】PチャネルFET M63, M64は、と もにソースが高位側電源端子5に接続され、ともにゲー トがPチャネルFET M61, M62のドレインの前 記共通接続点に接続されている。 Pチャネル F E T M 63のドレインは、定電流源用NチャネルFET M6 8のドレインに接続されている。PチャネルFET M 64のドレインは、定電流源用NチャネルFET M6 9のドレインに接続されている。

【0097】次に、演算増幅器の出力段K3の構成につ いて説明する。

ET M65と、NチャネルFETM66と、定電流源 用NチャネルFET M70とを備えている。

【0099】PチャネルFET M65は、そのソース が高位側電源端子5に接続され、そのゲートがPチャネ ルFET M64のドレインと接続され、そのドレイン が出力信号端子3に接続されている。NチャネルFET

M66は、そのソースが低位側電源端子4に接続さ れ、そのゲートがPチャネルFET M63のドレイン と定電流源用NチャネルFETM68のドレインとの接 続点に接続され、そのドレインが出力信号端子3に接続 10 されている。

【0100】定電流源用NチャネルFET M70は、 そのソースが低位側電源端子4に接続され、そのゲート が前記駆動段バイアス入力端子A5に接続され、そのド レインが出力信号端子3に接続されている。

【0101】次に、図1に示す演算増幅器の動作につい て説明する。

【0102】図1に示す演算増幅器では、PチャネルF ET M51、M52からなる差動トランジスタ対と、 NチャネルFET M55、M56からなる差動トラン ジスタ対とを並列に接続することにより、広入力レンジ の入力段K1となっている。

【0103】信号入力端子1,2に、それぞれ、印加さ れる信号電圧の割合に応じて、PチャネルFET M6 5のゲート電圧、およびNチャネルFET M66のゲ ート電圧を変化させる。PチャネルFET M65およ びNチャネルFET M66の、それぞれのゲート電圧 の変化分によって、出力信号端子3の電位を速やかに上 昇、あるいは下降させる。

【0104】まず、信号入力端子2よりも信号入力端子 1に印加される電圧が高い場合について説明する。

【0105】NチャネルFET M55のドレイン、P チャネルFET M58のドレインおよびNチャネルF ET M60のドレインとの接続点の電圧、すなわち、 PチャネルFET M61のゲート電圧は低くなる。

【0106】このとき、PチャネルFET M62, M 64のゲート電圧が高くなり、PチャネルFET M6 5のゲート電圧が低くなる。これにより、PチャネルF ETM65を通り、高位側電源端子5から出力信号端子 3に流れる電流は、大きくなる。

【0107】また、このとき、NチャネルFET M6 6のゲート電圧が低くなる。これにより、NチャネルF ET M66を通り出力信号端子3から低位側電源端子 4に流れる電流は遮断されている状態であるから、高位 側電源端子5からPチャネルFET M65を流れる電 流は出力信号端子3に流れることにより、出力信号端子 3の電位を速やかに上昇させることができる(充電 時)。

【0108】一方、信号入力端子2よりも信号入力端子 1に印加される電圧が低い場合について説明する。

【0109】NチャネルFET M55のドレイン、P チャネルFET M58のドレインおよびNチャネルF ET M60のドレインとの接続点の電圧、すなわち、 PチャネルFET M61のゲート電圧は高くなる。

28

【0110】このとき、PチャネルFET M62, M 64のゲート電圧が低くなり、PチャネルFET M6 5のゲート電圧が高くなる。これにより、PチャネルF ETM65を通り、高位側電源端子5から出力信号端子 3に流れる電流は、非常に小さくなる。

【0111】また、このとき、NチャネルFET M6 6のゲート電圧が高くなる。これにより、NチャネルF ET M66を通り出力信号端子3から低位側電源端子 4に流れる電流は大きくなる。このとき、PチャネルF ET M65を通り高位側電源端子5から出力信号端子 3に流れる電流は遮断される。つまり、NチャネルFE T M66を通り出力信号端子3から低位側電源端子4 に大きな電流が流れることにより、出力信号端子3の電 位を速やかに下降させることができる(放電時)。

【0112】しかも、出力信号端子3の電位は、高位側 電源端子5からのPチャネルFETM65のドレインー 20 ソース間の電圧分が下がった電位から、低位側電源端子 4からのNチャネルFET M66のドレインーソース 間の電圧分が上がった電位まで出力でき、広出力レンジ の出力段 K 3 が可能となる。

【0113】また、出力信号端子3の電位が下降すると き、PチャネルFET M65のゲート電位およびPチ ャネルFET M63,M64のゲート電位は共に上が るが、PチャネルFET M63, M64のドレイン は、定電流源用NチャネルFET M68, M69と接 続されているために、放電電流に応じた貫通電流は流れ ない。

【0114】さらに、本実施形態では、出力段K3のP チャネルFET M65およびNチャネルFET M6 6から駆動段K2側をみたときに、ともにトランジスタ の段数は、同じである。すなわち、PチャネルFET M61のゲートに入力された信号(入力信号Si)が、 PチャネルFET M62により反転された状態で、P チャネルFET M63のゲートおよびPチャネルFE T M64のゲートに入力される。ここで、Pチャネル 40 FET M 6 3, M 6 4 の各ゲートに入力される信号 は、単一の信号である(以下、信号Saと称する。)。 【0115】信号Saは、PチャネルFET M64を

介してPチャネルFET M65のゲートに入力される (この入力された信号を第1の特定信号S1とする)。 一方、信号Saは、PチャネルFET M63を介して NチャネルFET M66に入力される(この入力され た信号を第2の特定信号S2とする)。このように、P チャネルFET M65およびNチャネルFET M6 6から駆動段K2側をみたときに、前記単一の信号Sa 50 が生成されてからのトランジスタの段数は共に1段で同

じである。

【0116】このことから、図10の従来技術で述べた、信号入力タイミングの遅延の問題や、増幅率の差の問題を解消することができる。これにより、図1のような回路構成を採用すれば、アンダーシュートやオーバーシュートの発生を最小限に抑制することができ、本実施形態の演算増幅器を複数用いた場合の、アンダーシュートやオーバーシュートのばらつきの発生も抑制することができる。

【0117】ここで、平衡状態(出力信号端子3の電位 10 が目的の電位になった状態)時にPチャネルFET M 65、NチャネルFET M66を流れるアイドリング電流について、説明する。

【0118】 PチャネルFET M65、NチャネルFET M66には、定電流源用NチャネルFET M67~M69のような定電流源が無い。そのため、アイドリング電流をどのように決めて、如何にして良好なプッシュプル動作を実現するかが問題となる。

【0119】ここでは、具体的に、定電流源用NチャネルFET $M67\sim M70$ に流す電流値を、それぞれ、 30μ A、 10μ A、 10μ A、 10μ Aとする。また、PチャネルFET $M62\sim M64$ のトランジスタサイズをそれぞれ、1:1:2の比率とする。

【0120】平衡状態時、PチャネルFET M62の ゲートードレイン電極間電位、およびPチャネルFET M63, M64のゲート電極電位は、定電流源用NチャネルFET M69に流れる電流値と、PチャネルF ET M64のトランジスタサイズで決定される。以 下、詳細に説明する。

【0121】定電流源用NチャネルFET M69に流す電流値は、 10μ Aであるため、PチャネルFET M64に流れる電流値も 10μ Aとなる。PチャネルFET ETM64のゲートーソース間電位Vgsは、定電流源用NチャネルFET M69に 10μ Aだけ流すような電位に決まる。

【0122】 PチャネルFET M64のゲートとPチャネルFET M63のゲートは、互いに接続されているため、PチャネルFET M63のゲートーソース間電位は、上記PチャネルFET M64のゲートーソース間電位Vgsと等しくなる。

【0123】また、PチャネルFET M62のゲートも、PチャネルFET M64のゲートおよびPチャネルFET M63のゲートと接続されていることから、PチャネルFET M62のゲートードレイン電極間電位も、上記PチャネルFETM64のゲートーソース間電位Vgsと等しくなる。

【0124】ここで、PチャネルFET M62~M6 4は、上記のようなトランジスタサイズ比に設定されていることから、平衡状態時のPチャネルFET M61 ~M64に流れる電流値は、以下のようになる。 [0125]

PチャネルFET M61=25 μ A、PチャネルFET M62=5 μ A、PチャネルFET M63=5 μ A、PチャネルFET M64=10 μ A。

【0126】ここで、PチャネルFET M63とPチャネルFET M64のトランジスタ比は、1:2であるため、PチャネルFET M63には、5 μ Aしか流れない。定電流源用NチャネルFET M68は、10 μ A流す電流源であるが、PチャネルFET M63から定電流源用NチャネルFET M68に供給される電流は5 μ Aである。

【0127】したがって、定電流源用NチャネルFET M68は、飽和領域動作から外れ、定電流源用NチャネルFET M68のドレインーソース間の電位Vdsは、飽和領域を抜けて5μAに対応する値まで下がる。【0128】定電流源用NチャネルFET M68のドレインーソース間の電位Vdsが、上記のように下がると、定電流源用NチャネルFET M68のドレインに接続されたNチャネルFET M66のゲート電圧が下がる。これによりNチャネルFET M66は、高抵抗になり、非常に小さな電流しか流さないOFF状態となる。

【0129】上記のように、定電流源用NチャネルFET M68は飽和領域から外れ、NチャネルFET M66は、非常に小さな電流しか流さない状態になっている。

ET M64のトランジスタサイズで決定される。以 【0130】このため、出力段K3のアイドリング電流 ド、詳細に説明する。 は、定電流源用NチャネルFETM70で決定される。 【0121】定電流源用NチャネルFET M69に流 30 いま、定電流源用NチャネルFET M70は、10μ す電流値は、10μAであるため、PチャネルFET A流すため、アイドリング電流は10μAとなる。

【 0 1 3 1 】 次に、定電流源用 N チャネル F E T M 7 0 の機能について説明する。

【0132】上記のように、定電流源用NチャネルFET M 68が飽和領域から外れ、NチャネルFET M 66が高抵抗となった後、出力信号端子3が充電され、その充電が終了して、充電された容量素子が飽和状態となったときを考える。このとき、定電流源用NチャネルFET M70が無いと、PチャネルFET M65の40 ゲート電位が上昇する。

【0133】PチャネルFET M65のゲート電位が一定以上まで上昇すると、PチャネルFET M65は非常に小さな電流しか流さない高抵抗状態となる。このとき、NチャネルFET M66は既に高抵抗状態になっているため、本実施形態の演算増幅器にボルテージフォロワを設けてフィードバックして用いることができなくなることが考えられる。

【0134】すなわち、充電が終了したときに、出力段 K3のPチャネルFET M65、NチャネルFET 50 M66の両方が、電流を殆ど流さないOFF状態となる 動作点を決めて、回路を安定動作させる必要がある。

と、フィードバックができなくなるため、出力段K3の.

【O135】定電流源用NチャネルFET M70を設けることにより、出力信号端子3の充電が終了した後、PチャネルFET M65を通った電流(アイドリング電流)が流れる路が確保される。これにより、PチャネルFET M65のゲート電位が上昇することを防ぐことができ、PチャネルFET M65が高抵抗状態(OFF状態)になることを防ぐことができる。

【0136】従来のように、アンダーシュートやオーバーシュートが生じるような回路構成では、アイドリング電流の流れる路が無くなる状態は無かったため、上記のような機能を有する定電流源用NチャネルFET M70は不要であった。本実施形態のように、出力段K3のPチャネルFET M65、NチャネルFET M66の前段に設けたトランジスタの段数を揃え、また、上記のようにトランジスタサイズに比をもたせたために、アイドリング電流の流れる路(定電流源用NチャネルFET M70)を確保する必要が生じたのである。

【0137】次に、本実施形態における充電時および放 20 FF状態となり、充電が開始される。 電時の説明を行う。 【0149】(第2の実施形態)図2

【0138】平衡状態時に、PチャネルFET M61 \sim M64に流れる電流は、先に示した通り、以下の通りとなる。

[0139]

 $P \mathcal{F} + \lambda \nu F E T M 6 2 = 5 \mu A$

PチャネルFET M63=5 μ A、

Pf+ λ μ FET M64=10 μ A.

【0140】まず、放電時の動作について説明する。

【0141】放電時、前記入力段K1から前記駆動段K2に入力される前記入力段出力端子A1の電位は、平衡状態時よりも上昇する。つまり、P チャネルFET M61に流れていた 25μ Aの電流は、ほとんどP チャネルFET M62に流れる。P チャネルFET M62:P チャネルFET M63:P チャネルFET M64のトランジスタサイズ比は、1:1:2 である。

【0142】したがって、PチャネルFET M63は、PチャネルFET M63に10 μ A以上流すゲート電極電位まで、そのゲート電極電位が下降する。PチャネルFET M64も、PチャネルFET M64に 10 μ A以上流すゲート電極電位まで、そのゲート電極電位が下降する。

【0143】しかし、定電流源用NチャネルFET M68および定電流源用NチャネルFET M69のそれぞれは、 10μ Aの定電流源であるため、結局、PチャネルFET M65およびNチャネルFET M66のそれぞれのゲート電極の電位は、平衡状態時よりも上昇する。

【0144】以上の回路動作をもって、PチャネルFE 50

T M65はOFF状態(高抵抗状態)、NチャネルFET M66はON状態(電流をより多く流す状態)となり、出力信号端子3から低位側電源端子4への放電が始まる。

32

【0145】次に、充電時の動作について説明する。

【0146】充電時、前記入力段K1から前記駆動段K2に入力される入力段出力端子A1の電位は、通常電位よりも下降する。つまり、PチャネルFET M61には、ほとんど $30\mu A$ の電流が流れる。したがって、P10 チャネルFET M63およびPチャネルFET M64のそれぞれに流れる電流もほぼ $0\mu A$ となる。

【0147】しかし、定電流源用NチャネルFET M68および定電流源用NチャネルFET M69は、それぞれ、 10μ Aの定電流源であるため、結局、PチャネルFET M65およびNチャネルFET M66のそれぞれのゲート電極の電位は、平衡状態よりも下降する。

【0148】以上の回路動作をもって、PチャネルFE T M65はON状態、NチャネルFET M66はO FF状態となり 充電が開始される

【0149】(第2の実施形態)図2は、本発明の第2の実施形態に係る演算増幅器の構成を示す回路図である。図2において、前記第1の実施形態の構成を示す図である図1の要素と同一又は対応する要素には、同一の参照符号を付して、その詳細な説明を省略する。

【0150】第2の実施形態において、前記第1の実施形態と相違する点は、前記第1の実施形態における、低位側電源端子4側に接続された前記定電流源用NチャネルFET M70を、定電流源用PチャネルFET M30 70aとして、高位側電源端子5側に接続した点である。前記第1の実施形態の定電流源用NチャネルFET M66 および定電流源用NチャネルFET M68 がともにOFF状態になったときに、PチャネルFET M65がOFF状態になるのを防ぐものである。これに対し、第2の実施形態の定電流源用PチャネルFET M70aは、PチャネルFET M64およびPチャネルFET M65がともにOFF状態になったときに、NチャネルFETM66がOFF状態になったときに、NチャネルFETM66がOFF状態になるのを防ぐものである。

【0151】本実施形態の演算増幅器は、定電流源用P チャネルFET M70aの位置が変更になっただけで あり、実質的に前記第1の実施形態と同様となる。この ため、動作の説明は省略する。

【0152】(第3の実施形態)図3は、本発明の第3の実施形態に係る演算増幅器の構成を示す回路図である。図3において、前記第1の実施形態の構成を示す図である図1の要素と同一又は対応する要素には、同一の参照符号を付して、その詳細な説明を省略する。

7 【0153】第3の実施形態において、前記第1の実施

形態と相違する点は、前記第1の実施形態における前記 低位側電源端子4側と、前記高位側電源端子5側とを逆 にした点である。すなわち、PチャネルFET M5 1, M52, M57, M58, M61, M62, M6 3, M64, M65をNチャネルFET M51b、M 52b, M57b, M58b, M61b, M62b, M 63b, M64b, M65bに置き換え、NチャネルF ET M53, M54, M55, M56, M59, M6 0, M66, M67, M68, M69, M70&PF+ ネルFETM53b、M54b, M55b, M56b、 M59b, M60b, M66b, M67b, M68b, M69b, M70bに置き換えたものである。

【0154】本実施形態の演算増幅器は、回路の極性が 逆になっただけであり、実質的に前記第1の実施形態と 同様となる。このため、動作の説明は省略する。

【0155】 (第4の実施形態) 図4は、本発明の第4 の実施形態に係る演算増幅器の構成を示す回路図であ る。図4において、前記第3の実施形態の構成を示す図 である図3の要素と同一又は対応する要素には、同一の 参照符号を付して、その詳細な説明を省略する。

【0156】第4の実施形態は、図3に示した第3の実 施形態における、前記高位側電源端子5側の定電流源用 PチャネルFET M70bを、前記低位側電源端子4 側に定電流源用NチャネルFET M70cとして、置 き換えたものである。実質的に前記第2の実施形態と同 様である。このため、動作の説明は省略する。

【0157】(第5の実施形態)図5は、本発明の第5 の実施形態に係る演算増幅器の構成を示す回路図であ る。図5において、前記第1の実施形態の構成を示す図 である図1の要素と同一又は対応する要素には、同一の 参照符号を付して、その詳細な説明を省略する。

【0158】第5の実施形態においては、PチャネルF ET M101は、入力段K1の差動トランジスタ対の 出力信号を反転する反転用トランジスタとして作用し、 電流ミラー回路を構成するNチャネルFET M102 およびNチャネルFET M103がNチャネルFET M101で反転された信号を更に反転して出力する。

【0159】ここでは具体的に、定電流源用 P チャネル FET M106、M107および定電流源用Nチャネ ルFET M70に流す電流をそれぞれ、10μAとす る。また、NチャネルFET M102、M103およ びM104のトランジスタサイズをそれぞれ、1:2: 1の比率とする。平衡状態においては、NチャネルFE T M104、M103およびM102のゲートーソー ス間電圧Vgsは、NチャネルFET M104のトラ ンジスタサイズと、定電流源用PチャネルFET M1 06に流れる電流値とで決定される。したがって、Nチ ャネルFET M103は20μA、NチャネルFET

M102は10μA流そうとする。しかし、定電流源 用PチャネルFET M107は10μAしか電流を流 50 の実施形態に係る演算増幅器の構成を示す回路図であ

さないので、NチャネルFET M103のドレインー ソース間電圧 V d s は、10μ A しか流さない値に決定 される。そのため、NチャネルFET M103のドレ イン電極、つまりNチャネルFET M66のゲート電 極の電圧値は下がる。これにより、NチャネルFETM 66は高抵抗になり、非常に小さな電流しか流さないO FF状態となり、非常に小さな電流しか流さない状態に なる。このため、出力段K3のアイドリング電流は、定 電流源用NチャネルFETM70で決定される。いま、 10 定電流源用NチャネルFET M70は、10μA流す ために、アイドリング電流は10μAとなる。

【0160】(第6の実施形態)図6は、本発明の第6 の実施形態に係る演算増幅器の構成を示す回路図であ る。図6において、前記第1の実施形態の構成を示す図 である図1の要素と同一又は対応する要素には、同一の 参照符号を付して、その詳細な説明を省略する。

【0161】第6の実施形態において、前記第5の実施 形態と相違する点は、前記第5の実施形態における定電 流源用NチャネルFET M70を、定電流源用Pチャ 20 ネルFET M70bとして、前記高位側電源端子5側 に設けた点である。

【0162】(第7の実施形態)図7は、本発明の第7 の実施形態に係る演算増幅器の構成を示す回路図であ る。図7において、前記第1の実施形態の構成を示す図 である図1の要素と同一又は対応する要素には、同一の 参照符号を付して、その詳細な説明を省略する。

【0163】図7において、定電流源用NチャネルFE T M77が、前記第1の実施形態における定電流源用 NチャネルFET M70に対応している。第7の実施 形態において、前記第1の実施形態と異なるのは、出力 段K3に、新たに定電流源用PチャネルFET M78 を設けた点である。

【0164】前記入力段K1の入力段出力端子A1か ら、前記駆動段K2のPチャネルFET M61のゲー ト電位を上昇させる信号を入力したとき(充電時)に は、出力段バイアス入力端子B2にバイアス入力して前 記定電流源用NチャネルFETM77を電流を流すON 状態とし、前記定電流源用PチャネルFET M78 は、殆ど電流を流さないOFF状態とする。一方、前記 入力段出力端子A1から、前記駆動段K2のPチャネル FET M61のゲート電位を下降させる信号を入力し たとき(放電時)には、出力段バイアス入力端子B1に バイアス入力して前記定電流源用 P チャネル F E T M 78を電流を流すON状態とし、前記定電流源用Nチャ ネルFET M77は、殆ど電流を流さないOFF状態 とする。これにより、前記第1の実施形態に比べて、充 放電時のバランスが良くなり、出力信号端子3からの出 力波形の歪みを最小限に抑えることがでいる。

【0165】 (第8の実施形態) 図8は、本発明の第8

る。図8において、前記第1の実施形態の構成を示す図 である図1の要素と同一又は対応する要素には、同一の 参照符号を付して、その詳細な説明を省略する。

【0166】第8の実施形態は、前記第5, 6の実施形 態と前記第7の実施形態での考え方を採用したものであ る。

【0167】充電時には、出力段バイアス入力端子B4 にバイアス入力して定電流源用NチャネルFET M7 7 a を電流を流すON状態とし、定電流源用 P チャネル FET M78aは、殆ど電流を流さないOFF状態と する。一方、放電時には、出力段バイアス入力端子B3 にバイアス入力して前記定電流源用PチャネルFETM 78aを電流を流すON状態とし、前記定電流源用Nチ ャネルFET M77aは、殆ど電流を流さないOFF 状態とする。これにより、前記第1の実施形態に比べ て、充放電時のバランスが良くなり、出力信号端子3か らの出力波形の歪みを最小限に抑えることがでいる。

【0168】 (第9の実施形態) 図9は、本発明のポイ ントの一つを端的に示した図である。

【0169】図9に示すように、第9の実施形態は、入 力信号Siに応答して出力信号Soを出力する出力段部 K2, K3を備えた演算増幅器である。前記出力段部K 2, K3は、前記入力信号Siに基づいて生成される複 数(本例では2)の特定信号S1,S2のそれぞれに応 答してプッシュプル(push-pul1)動作を行 い、前記プッシュプル動作の結果として前記出力信号S oを生成する複数の出力段トランジスタM65, M66 を有している。前記複数の特定信号S1, S2は、前記 複数の出力段トランジスタM65, M66のそれぞれに 入力されるまでの遅延時間が同じ(遅延の差が無い)信 号として生成される。

【0170】前記第1および前記第2の特定信号S1, S2のそれぞれは、前記入力信号Siを増幅する生成ト ランジスタM63, M64によって生成され、前記第1 の特定信号S1を生成する前記生成トランジスタM64 の段数は1であり、前記第2の特定信号S2を生成する 前記生成トランジスタM63の段数は1であり、同じ段 数である。

【0171】更に、第9の実施形態は、前記第1および 前記第2の出力トランジスタM65、M66の接続点P e と、前記第1の電源端子4との間に接続された第6の 定電流源M77aを備え、更に、前記接続点Peと、前 記第2の電源端子5との間に接続された第7の定電流源 M78aを備えている。

【0172】前記第1~第9の実施形態では、前記出力 段K3にアイドリング電流を流すための手段として、定 電流源用FET M70、M70a、M70b、M70 c、M77、M78、M77a、M78aが用いられ た。前記出力段K3にアイドリング電流を流すための手 段としては、これらの定電流源用トランジスタM70等 50 である。図16においては、図5に示した前記第5の実

に限定されること無く、負荷抵抗であってもよい。抵抗 素子Rなどの負荷抵抗を、前記定電流源用NチャネルF ET M70等の位置に、接続することにより、複数の 出力段トランジスタM65、66の全てが同時に高抵抗 状態またはOFF状態になることを阻止し、また、前記 出力信号端子3から出力される出力信号Soの生成が停 止されるのを阻止することができる。ただし、前記負荷 抵抗を設けた場合には、出力信号端子3の出力電圧(出 力信号So) によって、出力段K3のアイドリング電流 値が変わる。したがって、アイドリング電流の値を一定 値に設定したい場合には、前記負荷抵抗ではなく、上記 第1~第9の実施形態のように、定電流源用トランジス タを用いるのが好ましい。

【0173】 (第10の実施形態) 図14は、本発明の 第10の実施形態に係る演算増幅器の構成を示す回路図 である。図14において、前記第3の実施形態の構成を 示す図である図3の要素と同一又は対応する要素には、 同一の参照符号を付して、その詳細な説明を省略する。

【0174】第10の実施形態において、前記第3の実 施形態と相違する点は、前記第3実施形態におけるPチ ャネルFET M66bに対して、電流ミラー接続され たPチャネルFET M200が追加されている点であ る。PチャネルFET M66bと、PチャネルFET M200とは、電流ミラー回路を構成している。これ は、出力段K3に、安定したアイドリング電流を流すた めであり、そのため、前記第3の実施形態における定電 流源用PチャネルFET M70bを省略することがで きる。PチャネルFET M200は、PチャネルFE T M68bおよびNチャネルFET M63bに接続 されている。

【0175】(第11の実施形態)図15は、本発明の 第11の実施形態に係る演算増幅器の構成を示す回路図 である。図15において、前記第3の実施形態の構成を 示す図である図3の要素と同一又は対応する要素には、 同一の参照符号を付して、その詳細な説明を省略する。 【0176】第11の実施形態において、前記第3の実 施形態と相違する点は、前記第3実施形態におけるNチ

ャネルFET M65bに対して、電流ミラー接続され たNチャネルFET M201が追加されている点であ る。NチャネルFET M65bと、NチャネルFET M201とは、電流ミラー回路を構成している。これ は、出力段K3に、安定したアイドリング電流を流すた めであり、そのため、前記第3の実施形態における定電 流源用PチャネルFET M70bを省略することがで きる。NチャネルFET M201は、PチャネルFE T M68bおよびNチャネルFET M63bに接続 されている。

【0177】(第12の実施形態)図16は、本発明の 第12の実施形態に係る演算増幅器の構成を示す回路図

施形態における前記低位側電源端子4側と、前記高位側 電源端子5側とが逆にされている。すなわち、Pチャネ νFET M51, M52, M57, M58, M65, M101, M106, M107, をNチャネルFET M51e, M52e, M57e, M58e, M65e, M101e, M106e, M107eに置き換え、Nチ ャネルFET M53、M54, M55, M56、M5 9, M66, M102, M103, M104をPチャネ WFET M53e, M54e, M55e, M56e, M59e, M66e, M102e, M103e, M10 4 e に置き換えたものである。本実施形態の演算増幅器 において、前記第5の実施形態と回路の極性が逆になっ た点についての動作の説明は省略する。

【0178】第12の実施形態において、前記第5の実 施形態と更に相違する点は、NチャネルFET M65 eに対して、電流ミラー接続されたNチャネルFET M202が追加されている点である。NチャネルFET M65eと、NチャネルFET M202とは、電流 ミラー回路を構成している。これは、出力段K3に、安 定したアイドリング電流を流すためであり、そのため、 前記第5の実施形態における定電流源用PチャネルFE T M70を省略することができる。NチャネルFET M202は、PチャネルFET M104eおよびN チャネルFET M106eに接続されている。

【0179】(第13の実施形態)図17は、本発明の 第13の実施形態に係る演算増幅器の構成を示す回路図 である。図17において、前記第12の実施形態の構成 を示す図である図16の要素と同一又は対応する要素に は、同一の参照符号を付して、その詳細な説明を省略す

【0180】第13の実施形態において、前記第12の 実施形態と相違する点は、前記NチャネルFET M2 02の代わりに、PチャネルFET M203が設けら れている点である。PチャネルFET M66eと、P チャネルFET M203とは、電流ミラー回路を構成 している。これは、出力段K3に、安定したアイドリン グ電流を流すためであり、そのため、前記第5の実施形 態における定電流源用 P チャネル F E T M 7 O を省略 することができる。PチャネルFET M203は、P チャネルFET M103eおよびNチャネルFET M107eに接続されている。

【0181】前記第1~第13の実施形態では、トラン ジスタとして、FETを用いたが、FETに代えてバイ ポーラトランジスタを用いてもよい。 NチャネルFET は、NPNバイポーラトランジスタに代え、Pチャネル FETは、PNPバイポーラトランジスタに代えること ができる。

【0182】この構成で、演算増幅器としての機能とし てはFETの場合もバイポーラトランジスタの場合も差

1~第13の実施形態と同様となる。一般的にバイポー ラトランジスタの方が FETに比べ相互コンダクタンス が大きいため、前記第1~第13の実施形態よりも利得 を大きくすることができる。このため、高精度の演算増 幅器が得られる。また、一般的にバイポーラトランジス タの方がFETに比べ相互コンダクタンスが大きいた め、立ち下がり時間はFETの場合に比べ小さくなる可 能性がある。

[0183]

【発明の効果】本発明の演算増幅器によれば、入力信号 に応答して出力信号を出力する出力段部を備えた演算増 幅器であって、前記出力段部は、前記入力信号に基づい て生成される複数の特定信号のそれぞれに応答してプッ シュプル動作を行い、前記プッシュプル動作の結果とし て前記出力信号を生成する複数の出力段トランジスタを 有し、前記複数の特定信号は、前記複数の出力段トラン ジスタのそれぞれに入力されるまでの遅延時間が同じ信 号として生成されるため、オーバーシュートやアンダー シュートの発生を最小限に抑えることのできる等の、安 20 定した動作を行うことができる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態に係る演算増幅器の回 路構成を示す図である。

【図2】本発明の第2の実施形態に係る演算増幅器の回 路構成を示す図である。

【図3】本発明の第3の実施形態に係る演算増幅器の回 路構成を示す図である。

【図4】本発明の第4の実施形態に係る演算増幅器の回 路構成を示す図である。

【図5】本発明の第5の実施形態に係る演算増幅器の回 路構成を示す図である。

【図6】本発明の第6の実施形態に係る演算増幅器の回 路構成を示す図である。

【図7】本発明の第7の実施形態に係る演算増幅器の回 路構成を示す図である。

【図8】本発明の第8の実施形態に係る演算増幅器の回 路構成を示す図である。

【図9】本発明の第9の実施形態に係る演算増幅器の回 路構成を示す図である。

40 【図10】従来の演算増幅器の回路構成を示す図であ

【図11】本発明の第1の実施形態に係る演算増幅器お よび従来の演算増幅器のそれぞれの出力波形を示すグラ フ図である。

【図12】図11の一部の拡大をした図であり、従来の 演算増幅器で検出されたアンダーシュートが、第1の実 施形態の演算増幅器では検出されない状態を示す図であ

【図13】図11の一部の拡大をした図であり、従来の がないため、演算増幅器としての基本的な動作は前記第 50 演算増幅器および第1の実施形態の演算増幅器で、オー

バーシュートが検出されない状態を示す図である。

【図14】本発明の第10の実施形態に係る演算増幅器の回路構成を示す図である。

【図15】本発明の第11の実施形態に係る演算増幅器の回路構成を示す図である。

【図16】本発明の第12の実施形態に係る演算増幅器の回路構成を示す図である。

【図17】本発明の第13の実施形態に係る演算増幅器の回路構成を示す図である。

【符号の説明】

- 1 信号入力端子
- 2 信号入力端子
- 3 出力信号端子
- 4 低位側電源端子
- 5 高位側電源端子
- A 1 入力段出力端子
- A3 入力段バイアス入力端子
- A4 入力段バイアス入力端子
- A5 駆動段バイアス入力端子
- B1 出力段バイアス入力端子
- B2 出力段バイアス入力端子
- B3 出力段バイアス入力端子
- B4 出力段バイアス入力端子
- K1 入力段(入力段部)
- K 2 駆動段(出力段部)
- K3 出力段(出力段部)
- M1 PチャネルFET
- M2 PチャネルFET
- M3 NチャネルFET
- M4 NチャネルFET
- M5 NチャネルFET
- M6 NチャネルFET
- M7 PチャネルFET
- M8 PチャネルFET
- M9 NチャネルFET
- M10 NチャネルFET
- M20 PチャネルFET
- M21 PチャネルFET
- M22 PチャネルFET
- M23 PチャネルFET
- M24 NF+ネルFET
- M41 定電流源用PチャネルFET
- M42 定電流源用NチャネルFET
- M43 定電流源用NチャネルFET
- M44 定電流源用NチャネルFET
- M51 PチャネルFET
- M51a 一の出力端
- M51b NチャネルFET
- M51e NチャネルFET
- M52 PチャネルFET

M52a 他の出力端

M52b NチャネルFET

M52e NチャネルFET

M53 NチャネルFET

M53b PチャネルFET

M53e PチャネルFET

M54 NチャネルFET

M54b PチャネルFET

M54e PチャネルFET

10 M55 NチャネルFET

M55a 他の出力端

M55b PチャネルFET

M55e PチャネルFET

M56 NチャネルFET

M56a 一の出力端

M56b PチャネルFET

M56e PチャネルFET

M57 PF+ネルFET

M57b NチャネルFET

20 M57e NチャネルFET

M58 PチャネルFET

M58b NチャネルFET

M58e NチャネルFET

M59 NチャネルFET

M59b PチャネルFET

M59e PチャネルFET

M60 NチャネルFET

M60b PチャネルFET

M61 PチャネルFET

30 M61b NチャネルFET

M62 PチャネルFET

M62b NチャネルFET

M63 PチャネルFET (生成トランジスタ)

M63b NチャネルFET (生成トランジスタ)

M64 PチャネルFET (生成トランジスタ)

M64b NチャネルFET (生成トランジスタ)

M65 PチャネルFET (出力段トランジスタ)

M65b NチャネルFET (出力段トランジスタ)

M65e NチャネルFET (出力段トランジスタ)

40 M66 NチャネルFET (出力段トランジスタ)

M66b PチャネルFET (出力段トランジスタ)

M66e PチャネルFET (出力段トランジスタ)

MOOG I / PARTEI (MARKINE)

M67 定電流源用NチャネルFET

M67b 定電流源用PチャネルFET

M68 定電流源用NチャネルFET

M68b 定電流源用PチャネルFET

M69 定電流源用NチャネルFET

M69b 定電流源用PチャネルFET

M70 定電流源用NチャネルFET

50 M 7 O a 定電流源用 P チャネル F E T

M106 定電流源用PチャネルFET

M107 定電流源用PチャネルFET

M106e 定電流源用NチャネルFET


M70b 定電流源用PチャネルFET M107e 定電流源用NチャネルFET M 7 0 c 定電流源用 N チャネル F E T M200 PチャネルFET M17 定電流源用NチャネルFET M201 NチャネルFET M77a 定電流源用NチャネルFET (第6の定電流 M202 NチャネルFET M203 PチャネルFET 源) M 7 8 定電流源用 P チャネル F E T Pa 接続点 M78a 定電流源用PチャネルFET (第7の定電流 Pb 接続点 源) Pc 接続点 M91 定電流源用PチャネルFET Pd 接続点 M92 定電流源用NチャネルFET 10 Pe 接続点 M101 PチャネルFET Pg 入力端 M101e NチャネルFET 出力端 Ρh M102 NチャネルFET Pk 接続点 M102e PチャネルFET Рj 接続点 M103 NチャネルFET S1 第1の特定信号 M103e PチャネルFET S2 第2の特定信号 M104 NF+RNFET Sa 単一の信号 M104e PチャネルFET S i 入力信号(入力段出力信号)

【図1】


So 出力信号

20 US アンダーシュート


OS オーバーシュート




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】



【図16】



【図17】



フロントページの続き

Fターム(参考) 5J066 AA12 AA18 AA44 AA47 CA23

CA44 CA82 FA12 HA17 KA01

KA02 KA10 MA23 MD03 ND04

ND24 SA08 TA01 TA02

5J091 AA12 AA18 AA44 AA47 CA23

CA62 CA82 HA17 KA01 KA10

MA23 SA08 TA01 TA02